文档介绍：*、时钟域(ClockDomains)2、S5PV210时钟模块结构框图3、MUX4、时钟源5、分频器6、模块时钟门控*时钟域1S5PV210内部包含三个时钟域:MSYS(mainsystem):主时钟域DSYS(displaysystem):显示时钟域PSYS(peripheralsystem):外设时钟域MSYS包含:Cortex-A8处理器、DRAM控制器(DMC0&DMC1)、3D、IROM&IRAM、INTC、SEPRI等。最高工作频率200MHzDSYS包含显示相关的模块,如FIMC、FIMD、JPEG、多媒体Ips。最高工作频率166MHz*时钟域2PSYS域包含安全模块、IO外设和低功耗音频播放模块等。最高工作频率133MHz。*时钟域与PLLS5PV210内部包含4个PLL。Cortex-A8内核(ARMCLK)和MSYS时钟域(HCLK_MSYS、PCLK_MSYS)使用APLLDSYS和PSYS时钟域(HCLK_DSYS、HCLK_PSYS、PCLK_DSYS、PCLK_PSYS)、外设时钟(SPI、UART、Timer等)使用MPLL和EPLLVideoClock使用VPLL*S5PV210时钟模块结构图*时钟模块结构分析1目标时钟的值取决于三个因素:MUX、时钟源频率、Divider(分频器)MUX为多路时钟分选器,使用MUX可以为一个时钟选择不同的时钟源时钟源一般来自于上级时钟系统或PLL输出或直接来自于外部晶振时钟源时钟可以经过MUX直接连接到目标时钟系统,也可以途经Divider分做分频后再输出到下一级时钟系统*时钟模块结构分析2一般在bootloader的前部会有时钟初始化代码,该阶段会对系统主要时钟进行设置,包括ARMCLK、HCLK_PSYS、PCLK_PSYS等。外设时钟配置的常规思路:1、分析目标外设模块要使用的时钟2、分析该时钟如何由源时钟经MUX、Divider而得到。3、根据需要设置寄存器位完成时钟配置。*推荐的时钟配置值*MUX*MUX为二选一或多选一开关,类似于电路中的单刀双掷开关。编程上,MUX反映为寄存器中的比特位。譬如上图中在MUXAPLL位设置为0可选通SCLKAPLL=FINAPLL而设置MUXAPLL为1则设置SCLKAPLL=FOUTAPLL