文档介绍：EDA课程设计之
-----六位数字频率计
一、设计要求
基本部分:设计一个六位数字频率计,频率测量结果在六位LED数码管上显示,显示时间可设定为2秒左右延迟,一次测试完毕后将所有计数器复位即清零,并采集显示下一次被测信号的频率。复位清零时间可设定为1秒左右。此延迟信号及复位信号均由闸门控制电路产生。采用原理图输入,完成此部分,可以得到基本分 60。
提高部分:增加本数字频率计的测量范围,用量程选择开关实现;有超量程溢出标志;采用VHDL语言编写,或者语言编写与原理图的混合使用。根据此部分的完成情况,在基本分的基础上加分。
二、报告要求
按统一规定格式编写设计报告:
(1)根据设计题目和任务,论述自己的设计方案,总体框图的构成,必要的设计计算和各部分电路原理的简述;
(2)画出逻辑电路图;
(3)程序的编写;
(4)写出元件的明细表;
(5)调试的记录及精度分析;
(6)学习心得体会。
注:第四周星期一上午报告交到S405。
三、六位数字频率计原理
脉冲信号的频率就是在单位时间内所产生的脉冲个数,其表达式为f=N/T,其中f为被测信号频率,N为计数器所累计的脉冲个数,T为产生N个脉冲所需的时间。计数器记录的结果即为被测信号的频率。例如,在1s内记录100个脉冲,则被测信号的频率为100Hz。
(一)原理方框图介绍
图1 数字频率计原理方框图
图中闸门受控制电路来的门控信号控制,在门控信号为逻辑1电
平的时候,闸门打开,输入信号通过闸门到达计数显示电路,而当
门控信号为低电平时,闸门关闭,输入信号不能通过闸门。这样,
计数显示电路所记录和显示的只是门控信号作用期间即闸门时间内,
输入脉冲的个数。
主闸门
计数及显示
电路
闸门控制
电路
待测信号
复位清零信号
振荡分频
电路
(二)单元电路的设计及其工作原理
(1)、石英晶体振荡电路、分频电路
(2)、计数电路
(3)、闸门控制电路
(4)、闸门电路
(5)、译码显示电路
(1)振荡电路和分频电路
⑴振荡电路和分频电路
在本设计中,此部分可以由EDA实验箱提供(CLOCK1),输出一个1HZ的标准方波信号。
(2)计数电路
(2)计数电路
十进制计数器可直接采用中规模集成电路74LS162十进制同步计数器,也可采用74LS390双2—5—10进制异步计数器。
VCC RCO QA QB QC QD ET LD

RD CP A B C D EP 地
14
13
12
11
10
9
1
2
3
4
5
6
7
8
16
15
图1—9—1 74LS162A引脚排列图
清除
时钟
负载
赋能
输出
数据输入
赋能
行波进位
输出
74LS162A为内部超前进位的高速十进制可预置同步计数器,它由四个D型触发器和若干门电路构成,具有计数、预置存数、禁止、同步清除等功能,该电路采用同时控制所有触发器的方法实现同步工作。
(2)计数电路
采用74LS390双2—5—10进制异步计数器:
图1—9—2(a) 74LS390引脚排列图
VCC 2CPA 2RD 2QA 2CPB 2QB 2QC 2QD

1CPA 1RD 1QA 1CPB 1QB 1QC 1QD 地
14
13
12
10
9
1
2
3
4
5
6
7
8
16
15
这种双单片电路封在一个封装中,其中每一个都包括有四个JK触发器和附加门,以构成两个独立的4位计数器。74LS390采用双时钟脉冲输入端,包括两个2分频和两个5分频计数器,用它可以实现2分频、5分频乃至100分频的任何累加倍数的周期长度。
74LS390双2—5—10进制异步计数器
J Q
K RD
J Q
K
k RD
J Q
k RD
J Q
K RD
CPB
CPA
QA
QB
QC
QD
RD
QC
QB
(3,13)
(4,12)
(2,14)
(5,11)
(6,10)
(7,9)
(1,15)
VCC
输出端
输入端
图1—9—2(b) 74LS390逻辑图
1
1
1
1
1
1
&