文档介绍：一种简单实用数字频率计的设计
摘要:应用EDA软件MAX+PLUSⅡ,设计了一种较为实用的数字频率计。通过时序仿真、下载,已成功实现。该频率计设计原理简单、测频范围宽、扩展性强、性价比高。可对测频范围为0~9999Hz和1~9999KHz进行测量。
关键词:数字频率计、MAX+PLUSⅡ、VHDL、EDA、FPGA、CPLD
Design of the Shift Digital Frequency Meter

Abstract: This article mainly introduces a method of designing the Shift Digital Frequency Meter by graphic and VHDL imputing in application of MAX+PLUSⅡ.The range of low measuring frequency is 0~9999Hz,and the high is 1~9999KHz. The method is proved to be correct through simulation and programmer. This system characterized as wide-range, simple principle of design, extensionality and high performance price ratio.
Key words: digital frequency meter、MAX+PLUSⅡ、VHDL、EDA、FPGA、CPLD
1. 引言
数字频率计(DFM,Digital Frequency Meter)也称电子计数器。广泛应用于电子测量领域。它随着电子技术的迅猛发展,不断更新换代。从经典的振簧式频率表发展到电动式、铁磁式电动式频率计,直至今天的数字式频率计。设计工艺也不断趋于简单化、集成化。
如今,只需一台电脑和相应的软硬件便可设计出ASIC产品。以EDA为开发手段,应用MAX+PLUSⅡ便是设计方法之一。它利用可编程逻辑器件,可反复编程擦写。以FPGA/CPLD应用最广。FPGA(Field Programmable Gate Array)现场可编程门阵列;plex Programmable Logic Device)复杂可编程逻辑器件。它们不仅容量大,逻辑功能强,而且具有高速,高可靠性。结合EDA技术,能灵活地自动完成逻辑编译,逻辑综合,逻辑优化,仿真测试等。本系统是以CPLD为核心器件设计而成。
设计原理
频率,即单位时间内周期信号发生的次数。频率测量的方法主要有:
(1) 直接测量。即将被测频率信号经脉冲形成电路后加到闸门的一个输入端,在闸门开启时间T内,计数N次,则被测频率f=N/T。此方法只适于高频信号,低频测量时相对误差较大。
(2) 在低频段利用计时直接测周期T,则被测频率f=1/T。
(3) 等精度测量。即在一次预置门时间T中对被测信号Fx计数为Nx次,对标准频率信号Fs计数为Ns次,则Fx/Nx=Fs/Ns那么Fx=(Fs/Ns)·Nx。
本系统采用第二种方法,设计简单。同时加以高低换挡,使测频范围更宽。
其系统工作原理框图及顶层原理图如下:
图1 系统工作原理框图
图2 顶层原理图
由图1可知,频率计由二选一多路选择器、时钟分频电路、计数器、锁存器、扫描电路及 BCD译码器五部分构成。
在图2中,CHO、CH_O、DANG和MUX21具换挡功能。
以下将分别介绍各模块设计原理及设计方法。
换挡选择模块
CHO模块
此模块具选择功能,相当于触发器。选中A时(高低电平因实验箱不同而不同),LO触发,输出高电平, HO则为低电平;选中B时,HO输出高电平,LO为低电平。此模块是CH_O模块前必不可少的,它使A与B相关联的,保证两挡位互不影响。若无,则B只具暂停功能,输出总为A挡。
其VHDL语言如下:
library ieee;
use ;
entity cho is
port(a,b:in std_logic;
lo,ho:out std_logic);
end;
architecture behav of cho is
begin
process(a,b)
begin
if a='0' then
lo<='1';ho<='0';
elsif b='0' then
ho<='1';lo<='0';
end if;
end process;
end
CH_O模块
此模块同样具选择功