文档介绍：目录
1 课程设计目的………………………………………………………………………………..3
2 课程设计设计和要求………………………………………………………………………..3
设计内容…………………………………………………………………………………… 3
设计要求…………………………………………………………………………………… 3
3 设计方案…………………………………………………………………………………….3
设计思路…………………………………………………………………………………….3
工作原理及硬件框图………………………………………………………………………..3
硬件电路原理图……………………………………………………………………………..5
PCB版图设计………………………………………………………………………………..6
4 课程设计总结………………………………………………………………………………..6
5 参考文献…………………………………………………………………………………….7
1、课程设计目的
(1)掌握电子电路的一般设计方法和设计流程;
(2)学习使用PROTEL软件绘制电路原理图及印刷板图;
(3) 掌握应用EWB对所设计的电路进行仿真,通过仿真结果验证设计的正确性。
2、课程设计内容和要求:
、设计内容
设计加/减法运算电路,具体要求如下:
(1) 设计寄存器单元;
  (2) 设计全加器单元;
(3) 设计7487(或74LS87)互补器单元。
、设计要求
(1) 课程设计说明书;
(2) 电路原理图和印刷板图;
(3)仿真图形和仿真结果。
3、 设计方案
、设计思路
在二进制加减法运算电路中,为了减少硬件的复杂性,减法基本是通过加法来实现的。所以要实现减法的运算,就需要求出减数的反码(即减数中的1变成0,0变成1),在反码的基础上,再加1,成为补码。将补码和被减数相加,即得到运算结果。因此,在设计电路时,需要用到74LS87互补器单元来求减数的反码。
选用一个寄存器74LS175作为全加器74LS283被加数或被减数的输入,用另一个74LS175作为74LS87的输入,将74LS87的输出作为全加器74LS283加数或减数的输入,74LS283的输出结果即是加法或减法的运算结果。例如:
、工作原理及硬件框图
(1)74LS175简介
寄存器74LS175的逻辑图如图-1所示
图1 74LS175逻辑管脚图
其逻辑功能是一个CLK时钟信号的到来,促使输入端D1、D2、D3、D4的数据依次传输到输出端Q1、Q2、Q3、Q4。在74LS175的输出端还有非门的输出,在本设计中不会被用到。
(2)74LS283简介
全加器74LS283的逻辑图如图-2所示
图2 74LS283逻辑管脚图
全加器74LS283的逻辑功能是将输入端口A1~A4、B1~B4的输入数据作为二进制的数码进行相加,并把运算的结果在输出端口S1~S4输出。C4是来至低位的进位,而CO是高位进位的输出。
(3)74LS87简介
互补器74LS87的逻辑管脚图如图-3所示
图3 74LS87逻辑管脚图