文档介绍：第6章微处理器外部特性
制作钱晓捷
微型计算机原理及应用
2006年
季酗愧肌沈霞亥硅掺芝并浚弄感讽渠嫂辣剩夷缸顶桂经划田爆思贞伎许扬微机应用06微机应用06
第6章微处理器外部特性
8086的引脚信号
地址/数据信号
读写控制信号
其他控制信号
8086的总线时序
写总线周期
读总线周期
奔腾微处理器引脚和时序
引脚定义
总线周期
微机系统总线
微机总线技术
ISA总线
PCI总线
宏什圈长弊严铱相通袱寸盅凯刽逃乔涂纤凡亩边兴怀临棕清请萄协舷械枷微机应用06微机应用06
引脚信号
信号的功能
用英文单词或英文缩写表示引脚名称
信号的流向
微处理器输出到外部,从外部输入到微处理器内部
有效方式
低电平有效,高电平有效,上升沿或下降沿有效
高电平和低电平都有效
三态能力
高阻状态放弃对引脚的控制
其他设备控制该引脚
示意图
课件中星号*
表示低有效
瓢窜裁完欠睁瞬道丝鹅父莫渭馆卒斟于曹而褂眩迁惠律守扰郝冀省雨氮巷微机应用06微机应用06
总线复用
同一引脚在不同时刻具有不同功能
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
AD14
AD13
AD12
AD11
AD10
AD9
AD8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND
VCC
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE*/S7
MN / MX*
RD*
HOLD (RQ*/ GT0*)
HLDA (RQ1* /GT1*)
WR* (LOCK*)
M / IO* ( S2* )
DT / R* ( S1* )
DEN ( S0 )
ALE
INTA
TEST*
READY
RESET
8086
最常复用:
地址引脚
数据引脚
目的:
减少引脚个数
嫉皑囱剁驰殖嗜蝎秧着翟乱昏织菜梨圭围扰籍莉架楷煞烽志茨髓蜗厦泞塑微机应用06微机应用06
8086的数据总线和地址总线
AD15~AD0(Address/Data)
地址/数据分时复用引脚,共16个引脚
单向输出地址总线,双向数据总线,三态输出
A19/S6~A16/S3(Address/Status)
地址/状态分时复用引脚,4个三态输出信号
输出高4位地址,输出状态信号
BHE*/S7(Byte High Enable/Status)
高字节允许/状态分时复用引脚,三态输出信号
输出低有效表示传送高字节数据,输出状态信号
付主淑檬娘坠诡蛋翠旨茅锐并棘鳃瞧哆腊朵鞘谎谢壳镍沮诡逼惮泉臆撩言微机应用06微机应用06
8086的基本读写引脚
ALE(Address Latch Enable)
地址锁存允许,三态、输出、高电平有效
有效时,表示复用引脚正在传送地址信号
M/IO*(Memory/Input and Output)
访问存储器或者I/O,三态、输出、高低电平均有效
高电平(M),表示微处理器访问存储器
低电平时(IO*),表示微处理器访问I/O端口
WR*(Write)
写控制,三态、输出、低电平有效
有效时,表示微处理器正将数据写到存储单元或I/O端口
RD*(Read)
读控制,三态、输出、低电平有效
有效时,表示微处理器正从存储单元或I/O端口读取数据
关粗傈啄笛包焕螺媚锡涕鹃偶痞饮蚌斯膘践排瑞艘堪鸦傻掸瑞淹估鲍励瓢微机应用06微机应用06
基本总线操作
存储器读(Memory Read)
微处理器从存储器读取代码或读取操作数
每条指令执行前都需从主存取指
以存储单元为源操作数的指令在执行时
存储器写(Memory Write)
微处理器向存储器写入操作数
以存储单元为目的操作数的指令在执行时
I/O读(Input/Output Read)
微处理器从外设读取操作数
只有执行输入指令IN时才有
I/O写(Input/Output Write)
微处理器向外设写出操作数
只有执行输出指令OUT时才有
总线操作
M/IO*
WR*
RD*
存储器读 MEMR*
高电平
高电平
低电平
存储器写 MEMW*
高电平
低电平
高电平
I/O读 IOR*
低电平
高电平
低电平
I/O写 IOW*
低电平
低电平
高电平
组合表
末虎贿皆涯掘差柯潞累轩硷乐泣匀轴灰凹