文档介绍：1
Silicon Substrate P+
~2um
~725um
Silicon Epi Layer P−
选择衬底
晶圆的选择
掺杂类型(N或P)
电阻率(掺杂浓度)
晶向
高掺杂(P+)的Si晶圆
低掺杂(P−)的Si外延层
2
Silicon Substrate P+
Silicon Epi Layer P−
Pad Oxide
热氧化
热氧化
形成一个SiO2薄层,厚度约20nm
高温,H2O或O2气氛
缓解后续步骤形成的Si3N4对Si衬底造成的应力
3
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Si3N4淀积
Si3N4淀积
厚度约250nm
化学气相淀积(CVD)
作为后续CMP的停止层
4
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Photoresist
光刻胶成形
光刻胶成形
~
光刻胶涂敷、曝光和显影
用于隔离浅槽的定义
5
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Photoresist
Si3N4和SiO2刻蚀
Si3N4和SiO2刻蚀
基于***的反应离子刻蚀(RIE)
6
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Photoresist
Transistor Active Areas
Isolation Trenches
隔离浅槽刻蚀
隔离浅槽刻蚀
基于***的反应离子刻蚀(RIE)
定义晶体管有源区
7
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Transistor Active Areas
Isolation Trenches
除去光刻胶
除去光刻胶
氧等离子体去胶,把光刻胶成分氧化为气体
8
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Future PMOS Transistor
Silicon Dioxide
Future NMOS Transistor
No current can flow through here!
SiO2淀积
SiO2淀积
用氧化物填充隔离浅槽
~,和浅槽深度和几何形状有关
化学气相淀积(CVD)
9
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Future PMOS Transistor
Future NMOS Transistor
No current can flow through here!
化学机械抛光
化学机械抛光(CMP)
CMP除去表面的氧化层
到Si3N4层为止
10
Silicon Substrate P+
Silicon Epi Layer P-
Future PMOS Transistor
Future NMOS Transistor
除去Si3N4
除去Si3N4
热磷酸(H3PO4)湿法刻蚀,约180℃