1 / 68
文档名称:

数字电路 PPT课件.ppt

格式:ppt   页数:68页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字电路 PPT课件.ppt

上传人:小马匹匹 2015/9/11 文件大小:0 KB

下载得到文件列表

数字电路 PPT课件.ppt

相关文档

文档介绍

文档介绍:第八章可编程逻辑器件

通用阵列逻辑GAL
复杂可编程逻辑器件CPLD
现场可编程门阵列FPGA
FPGA和CPLD的开发应用选择
作业:
8-4
第一台电子管计算机
第一个晶体管
摩尔定律( Moore’s Law )
In 1970, Gordon Moore noted that the number of transistors on a chip doubled every 18 to 24 months.
He made a prediction that semiconductor technology will double its effectiveness every 18 months
中小规模电路
超大规模集成电路(VLSI)
系统设计师们更愿意自己设计专用集成电路(ASIC)芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中,因而出现了可编程逻辑器件(PLD )
可编程逻辑器件的定义
逻辑器件:用来实现某种特定逻辑功能的电子器件,最简单的逻辑器件是与、或、非门(74LS00,74LS04等),在此基础上可实现复杂的时序和组合逻辑功能。
可编程逻辑器件(PLD--Programmable Logic Device):器件的功能不是固定不变的,而是可根据用户的需要而进行改变,即由编程的方法来确定器件的逻辑功能。
其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
PLD出现的背景
电路集成度不断提高
SSIMSILSIVLSI
用户需要设计自己需要的专用电路
专用集成电路(ASIC-Application Specific Integrated Circuits)开发周期长,投入大,风险大
可编程器件PLD:开发周期短,投入小,风险小