1 / 19
文档名称:

Protel原理图PCB到Cadence的数据转换.pdf

格式:pdf   页数:19页
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

Protel原理图PCB到Cadence的数据转换.pdf

上传人:钻石文档库 2013/7/4 文件大小:0 KB

下载得到文件列表

Protel原理图PCB到Cadence的数据转换.pdf

文档介绍

文档介绍:Protel 原理图 PCB 到 Cadence 的数据转换

Date: 2008/ 04 / 25

Author: 周曙光

Version:

Keywords: 数据转换 AD6(Altium Designer 6)

Note: 任何两个 EDA 工具之间的数据转换都不是百分百的正确,都需要做一定修改。


随着 PCB 设计的复杂程度和高速 PCB 设计需求的不断增加,越来越多的 PCB 设计者、
设计团队选择 Cadence 的设计平台和工具。但是,由于没有 AD6 数据到 Cadence 数据直接
转换工具,长期以来如何将现有的基于 AD6 平台的设计数据转化到 Cadence 平台上来一直
是处于平台转化期的设计者所面临的难题。

下面结合 Cadence 和 Altium 的 PCB 设计工具,提供一条比较合理的转换途径。

1、环境:转换中使用到的工具
a) Altium Designer 6
b) Cadence Capture CIS
c) Cadence Orcad Layout
d) Cadence PCB Editor
e) Cadence PCB T)

2、Altium - AD6 原理图到 Cadence - Capture CIS
在 Altium Designer 6 原理图的转化上我们可以利用 Altium Designer 6 的 Save Preject As 来实
现。通过这一功能我们可以直接将 AD6 的原理图转化到 Capture CIS 中。

然后直接保存为*.dsn 文件。
注意事项:
这里,我们仅提出几点通过实践总结出来的注意事项。
a)封装信息
AD6 在输出 Capture DSN 文件的时候,没有输出封装信息,在 Capture 中我们会看到所
以元件的 PCB Footprint 属性都是空的。这就需要我们手工为元件添加封装信息,这也是整
个转化过程中最耗时的工作。在添加封装信息时要注意保持与 AD6 PCB 设计中的封装一致
性,以及 Cadence 在封装命名上的限制。
例如一个电阻,在 AD6 中的封装为 ,在后面介绍的封装库的转化中,将被
修改为 AXIAL04,这是由于 Cadence 不允许封装名中出现“.”;再比如 DB9 接插件的封装
在 AD6 中为 DB9RA/F,将会被改为 DB9RAF。因此我们在 Capture 中给元件添加封装信息
时,要考虑到这些命名的改变。当然,如果自己有一些标准的 Cadence 的 PCB 封装库,也
可以直接输入对应的封装库名称。只是需要注意的就是在后面要导入器件的位置信息的时
候,需要把 AD6 中的 PCB 封装名称修改为 Cadence 的 PCB 封装名称。当然两个软件中封
装库的原点应该是一致的,否则后面导入 PCB Editor 时候,器件不在原来的位置。
给器件添加封装的时候,可以不用每个器件都添加一次,可以通过 Capture 的更新属性
一次性进行操作。具体操作如下:
点击工程名称,然后在菜单 tools->Updata properties,在这个属性更新界面里,需要选
择一个自己编辑的 UPD 文件。
UPD 文件格式如下:
"<Value>" "PART NUMBER" "COST" "VENDOR" "COMPSIDE" "PCB Footprint"
"74LS00" "20-12345" "$" "ABC CO." "" "DIP14"
"7400" "20-12345" "$" "ABC CO." "" "DIP14"
"74F162" "20-67890" "$.90" "ABC CO." "" "SO16"
".1UF" "30-10293" "$.25" "XYZ INC." "BOTTOM" "1206S"
b)原始设计要规范
AD6 的原理图应该要规范,保证导出之后的错误尽可能的少,譬如,网络的连线最好
不要直接连接到 pin 管脚,应该来出来一段线之后再去连接其他管脚。还有电源地符号,最
好在 AD6 中引出一段线再接。
c)管脚信息
一些器件的隐藏管脚或管脚号在转化过程中会丢失,需要在 Capture 中使用库编辑的方
法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。

d)层次化设计中的问题
在层次化设计中,模块之间连接的总线需要在 Capture 中命名。即使在 AD6 中已经在