一种同步噪声仿真的新方法.pdf

文档介绍：一种同步噪声仿真的新方法

Jin Zhao
Sigrity, Inc., 2105 Hamilton Ave., Suite 310, San Jose, CA 95125
Tel: [phone], Fax: [phone], Email: jzhao@

Qing-lun Chen
Intel Corporation, Workstation Products Division, DP2-228, 2800 Center Drive, DuPont, WA 98327
Tel: [phone], Fax: [phone], Email: qing-@

(原文)

摘要
本论文研究了一种仿真同步开关噪声(SSN)的新方法。分析对象为一 16 个驱动同时翻转的芯片封装电路(chipset
package),所用仿真工具为 SPEED97/2000。得到的分析结果与 HSPICE 的仿真结果进行了比对,HSPICE 仿真模型是
由 SPEED97/2000 所提取的简化封装基板电路模型。

引言
内连接封装具有两个主要功能:在芯片之间传递信号并给每个器件提供电源使之工作准确无误。快速发展的处
理技术不断给芯片内连接封装的设计提出新的挑战。芯片变小、电源电压变低,特别当与之对应的器件门槛电压的
降低,使其对电地噪声越发敏感。同时,单个芯片内部功能器件数量的增加,使得内连接封装电地分布系统的合理
设计成为了一个突出的问题,而所谓电地分布系统的合理设计是指,将电源和地间的电压波动控制在一定的范围之
内。

信号完整性,如驱动同时翻转时的同步开关噪声(SSN)给高速数字系统带来很大影响[1][2]。同步开关噪声的强
弱取决于器件间内连接网络,如驱动端和接受端,包括信号、电源和地的路径,非线性 I/O 缓冲器的特性,以及其
他寄生参数等。同步开关噪声可能会给信号的时序和质量带来很大问题,如上升沿的变坏和时延的增加、增大的信
号过冲和接受端振铃反射。

在本文中我们使用信号完整性分析工具 SPEED97/2000,对同步开关噪声进行了研究。工具自身的电磁场分析能
力自动地考虑了封装上波形的传播效应、元器件间的感容耦合(如电地平面之间、大量过孔和信号线网之间等)。该
工具采用专利技术将电磁场分析和电路分析融于同一仿真引擎,一步到位,无需先提取模型,后时域仿真。分析中,
非线性 I/O 缓冲器的输出特性模型,是由 IBIS 模型或晶体管级缓冲器特性曲线所转换的压控电阻
(Voltage-Controlled-Resistor) 元件来表征的。很显然,这种方法与传统方法有着本质的不同,传统方法要首先
使用一场解析核提取封装物理特性的电路模型,然后将该模型纳入整体电路环境,包括缓冲器和其他电路模型,再
使用 HSPICE 之类的仿真引擎进行分析。两者比较而言,前者具有更多的优越性如仿真速度、过程的简化、涵盖全部
回流路径等等。研究中,我们也使用 SPEED97/2000 提取了芯片封装的简化等效电路模型包括电源和地,并用 HSPICE
完成了系统级信号完整性和时序分析。所提模型的正确性和准