软FIFO在多DSP间通信中的应用(pdf 3).pdf

文档介绍：年月
第 31 卷第 16 期计算机工程 2005 8
V ol. 31 puter Engineering August 2005
开发研究与设计技术文章编号 1000 3428(2005)16 0228 03 文献标识码 A 中图分类号 TP303
软在多 DSP 间通信中的应用
刘伟 1,2 雷英杰 1 倪明 3 柴小丽 3
(1. 空军工程大学导弹学院西安 713800 2. 中国人民解放军 93507 部队 3. 华东计算技术研究所上海 200233)
摘要随着数字信息的发展对数据处理能力的要求日益提高越来越多地需要利用多个 DSP 协调工作该文提出一种利用软 FIFO 实
现多个 DSP 间的高速通信的方案并进行了仿真试验仿真结果表明该方案是可行有效的
关键词先进先出队列数字信号处理 VHDL 现场可编程门阵列
Application of Software FIFO munication of Multi-DSP
LIU Wei1,2, LEI Yingjie1, NI Ming3, CHAI Xiaoli3
(1. Missile Institute, Air Force Engineering University, Xi’an 713800; 2. Unit 93507, PLA;
3. East China Institute puter Technology, Shanghai 200233)
Abstract With development of digital information, the requirements for capability of data processing increase with times, and more and more
demands for using multi-DSPs to work in e. A solution for the high munications among multi-DSPs using software
FIFO is proposed with a validation by simulation. The simulated results show that the scheme is available in effect.
Key words FIFO DSP VHDL FPGA


在现场可编程逻辑芯片的设计过程中不同模块之间的输入数据输出数据
d a tain [3 1 ..0 ] dataout[31..0 ]
数据接口尤其是不同时钟系统的各个模块之间的数据接口
写时钟 W R C L K
是系统设计的一个关键用异步 FIFO 模块来实现接口接数据满信号
FULL
口双方都在自己时钟的同步下进行工作它们之间不需要互读时钟 R D C L K
FIFO 32× 32
相握手只需要跟接口 FIFO 模块进行交互即可即向接口写使能 W R E N 数据空信号
E M P T Y
FIFO 模块中写入数据或从 FIFO 模块中读出数据[2] 用这样
读使能 R D E N
一个缓冲 FIFO 模块实现