文档介绍：第 9 卷第 5 期电路与系统学报
2004 年 10 月 JOURNAL OF CIRCUITS AND SYSTEMS October 2004
文章编号 1007-0249 (2004) 05-0107-04
基于 ìm CMOS 工艺的 Rail-to-Rail 运算放大器*
翟艳杨银堂朱樟明王帆
西安电子科技大学微电子所陕西西安 710071
摘要采用 TSMC ìm CMOS 工艺设计实现了一种低功耗高增益带有恒跨导输入级的 Rail-to-Rail 运算放
大器基于 BSIM3V3 Spice 模型采用 Hspice 对整个电路进行仿真在的单电源电压工作条件下直流开环增
益达到相位裕度为度单位增益带宽为 5MHz 功耗为
关键词 Rail-to-Rail 深亚微米 CMOS 恒跨导运算放大器
中图分类号 TN402 文献标识码 A
1 引言
随着微电子工艺尺寸的不断缩小以及便携式电子产品的广泛应用低压低功耗设计已经成为IC设
计的发展趋势然而由于电源电压的不断降低常规设计的运算放大器以下简称运放受阈值电
压及饱和压降的影响使得运放的输入输出动态范围不断减小, 影响后级电路的正常工作为了增大
运放的动态范围出现了Rail-to-Rail结构
通常的Rail-to-Rail运放采用两级结构输入级用PMOS和NMOS并联的互补差分输入对实现但其
跨导在整个共模输入范围内变化两倍这将影响环路增益, 也会对放大器的频率补偿不利输出级包
含复杂的AB类输出它占用很大的芯片面积[1] 并且会增加运放的噪声和失调电压在[2]中描述的运
放克服了上述问题然而这个运放使用了复杂的浮地电流源来偏置求和电路和AB类输出级使得输
出晶体管的瞬态电流随电源电压变化[3] 输入级跨导也随共模电压发生很大变化
本文针对上述缺点提出了一种电源电压为带有恒跨导输入级的 Rail-to-Rail 运算放大器结
构运放的输入级在互补差分对输入级的基础上增加了由两个二极管连接的 MOS 管组成的跨导控
制电路输出级不同于以往复杂的 AB 类输出级而是采用分压电路实现整个运放的电路结构简单
有效非常适合低压低功耗应用整个运放采用 TSMC ìm
CMOS 工艺实现基于 BSIM3V3 Spice 模型采用仿真
工具对运放进行了直流瞬态和交流小信号分析
2 电路结构
图 1 Rail-to-Rail 运算放大器
输入级
共模输入电压范围
通常为了使运放的共模输入达到全摆幅输入级采用 n 管
[3]
和 p 管并联的互补差分对结构如图 1 所示 NMOS 差分输入对 M1 M2 的输入能够达到正电源
电压 PMOS 差分输入对 M3 M4 可达到负电源电压输入级所需最小电源电压为

Vsup,min = Vgsp +Vgsn + 2Vdsat 1
Vsgp 为 p 管的栅源电压 Vgsn 为 n 管的栅源电压 Vdsat 为电流源两端电压当电源电压大于Vsup ,min 时
输入级能够正常工作总的共模输入范围为 VSS £ VCM