文档介绍：EDA-I便携式数字系统实验与设计平台说明书
湖南大学
嵌入式系统及网络实验室
本说明书主要介绍了EDA-I便携式数字系统实验与设计平台的硬件资源、硬件驱动安装方法及基于该实验平台的测试程序,希望能为用户快速掌握及使用该实验平台提供方便。
责任编辑方恺晴fangkq601@
主编袁浦豪yuanpuhao@
编辑戚芳芳张婷文龙李涛
张良熊鹏
审核曾娟丽juanliz@
策划徐成 cheng_xu@
目录
目录 I
图目录 II
1 平台简介 1
相关实验课程 1
硬件资源 1
部分电路工作原理 2
时钟资源 2
数码管显示资源 5
输入按键资源 6
LED输出显示资源 6
输入开关/输出显示复用资源 7
通信功能模块 7
2 硬件驱动安装 8
下载电缆线驱动安装 8
通信下载驱动安装 11
3 测试程序 15
逻辑资源测试 15
通信功能测试 16
4 光盘附件 16
Quartus软件 16
参考实例 17
文档资料 17
图目录
图 1 1实验平台资源布局图 2
图 1 2 时钟部分的电路图 3
图 1 3 24位计数器,其中CLK为时钟信号 3
图 1 4 多路选择器 4
图 1 5数码管显示资源电路图 5
图 1 6数码管的段选排列图 6
图 1 7输入按键电路 6
图 1 8 LED输出显示电路 7
图 1 9输入开关/输出显示复用电路 7
图 2 1 查找新硬件 9
图 2 2 选择usb-blaster驱动 9
图 2 3 正在安装驱动 10
图 2 4 安装完成 10
图 2 5 找到新硬件 11
图 2 6 驱动位置 12
图 2 7 安装驱动 12
图 2 8 USB Serial Converter安装完成 13
图 2 9 USB Serial Port 13
图 2 10 选择驱动位置 14
图 2 11 驱动安装完成 14
平台简介
EDA-I(便携板)面向高校计算机、通信、信息安全、智能等信息类专业的数字系统设计平台。主要特点:
小巧轻便,面积仅仅相当两张银行卡大小(12*8cm2)。
USB电缆集供电、下载及通信于一体,使用方便简捷。
支持串口通信调试。
相关实验课程
数字电路与逻辑设计实验、计算机组成原理实验、数字集成电路设计基础实验、USB串并通信实验、基于IP核的数字系统设计、CPU设计等。
硬件资源
EDA-I(便携式)实验平台的资源布局如图1-1所示:
图 1 1实验平台资源布局图
主芯片:ALTERA公司EPF10K20TI144-4,提供2万逻辑门
配置芯片:ALTERA公司EPM240T100C5N
USB串并转换芯片:FTDI公司的FT245BL
通用时钟(时钟频率:-6MHz范围内可调整):4组
通用LED指示灯:24个
通用电平输入/LED指示:24个
通用脉冲输入按键:8个
动态数码管显示:8个
通信下载切换开关:1个
部分电路工作原理
时钟资源
四个时钟资源,每个CLK都有对应的三个拨码控制开关,用于设置时钟频率,对应的D[2..0]为EPM240T100C5N中的输入,作为时钟选择信号。图1-2为该部分原理图。
图 1 2 时钟部分的电路图
在EPM240T100C5N中,将外部晶振产生的时钟作为24位计数器的时钟信号输入,通过D[2..0]的输入来选择相应的时钟频率。图1-3中,counter为一个24位计数器,该24位输出连接到3个相同的图1-4中的多路选择器。
图 1 3 24位计数器,其中CLK为时钟信号
图 1 4 多路选择器
图1-4中的clk1_sel2—clk1_sel0连接了CLK1的D2—D0。当D[2..0]的值从7-0变化,图中clk1的输出同时依次为out[7]—out[0],其中out[0]频率最高,为6M Hz,out[n]为out[n-1]的2分频(n为7~1)。
CLK1-CLK4频率基准依次为6M Hz,100K Hz,1K HZ,100 Hz,并由拨码开关调整D[2..0]来设定时钟输入值。当开关闭合(对应拨码开关向下),此时对应输入为0,开关断开表示对应输入为1。因此拨码开关全部闭合,选择的时钟频率最高,全部断开选择的时钟频率最低。
例如CLK1,当三个开关依次为闭合,断开,闭合,则D[2..0]的输入值为010,则CLK1表示的时钟频率为6M/(2^2)= Hz。
数码管显示资源
实验箱上共有