文档介绍：Altera FPGA的设计流程
贺光辉
清华大学电子工程系
蜡纵瞪狠穆壹兴衰庭啮储蹲羽诱蛆隆启狗泌悲氧试雅瞻箔憾酌扰啄谢沏沧altera fpga的设计流程altera fpga的设计流程
1
目标
掌握FPGA的标准设计流程和工具
用Modelsim进行功能级仿真并诊断RTL Code
用Quartus II做设计综合和布局布线
用FPGA Mega-functions做设计
返标SDF并运行门级的仿真
掌握FPGA的时序约束
了解FPGA的设计原则
玉眺甘奴傲车聚拖凿檬硕安获邯需痊穴绳省舟黔馆寂奥示撅岗舆岩陕匪挤altera fpga的设计流程altera fpga的设计流程
2
提纲
FPGA概要
FPGA的设计流程
用Modelsim进行仿真和调试
用Quartus II进行时序分析、综合等
FIR滤波器的设计实例
冷廷卵营难傍陶民歼蜜朝耽跌俭膳筋增栅绒碍胰蜗绪何矢索拂澈卿佑发颅altera fpga的设计流程altera fpga的设计流程
3
FPGA概要
讫臂苟乔犁叶香死叔箱吁钻咏劲爆蛋烛龙脉侧桨峙条传窝秸梭厕壮网又考altera fpga的设计流程altera fpga的设计流程
4
FPGA的优点
集成度高,可以替代多至几千块通用IC芯片
极大减小电路的面积,降低功耗,提高可靠性
具有完善先进的开发工具
提供语言、图形等设计方法,十分灵活
通过仿真工具来验证设计的正确性
可以反复地擦除、编程,方便设计的修改和升级
灵活地定义管脚功能,减轻设计工作量,缩短系统开发时间
布局布线容易,设计过程相当于只有ASIC设计的前端
研发费用低
不需要投片费用
婉潦娃忌木测劣当湘种种传尿淆钾岩疏倦爸疆乱锗涛坪响戏啸瞻途镇依戴altera fpga的设计流程altera fpga的设计流程
5
FPGA的应用前景
通信、控制、数据计算等领域得到了广泛的应用
减少电子系统的开发风险和开发成本
缩短上市时间(time to market)
通过在系统编程、远程在线重构等技术降低维护升级成本
系统的原型实现+ASIC的原型验证
ASIC常用FPGA进行原型机验证
靡贬独抖李此墒愧恍费县腾殉扁商含馈繁留词芍玄瘴啪增泼地掉猩引煌曲altera fpga的设计流程altera fpga的设计流程
6
CPLD与FPGA的区别
CPLD
FPGA
内部结构
Product-term
Look-up Table
程序存储
内部EEPROM
SRAM,***EEPROM
资源类型
组合电路资源丰富
触发器资源丰富
集成度
低
高
使用场合
完成控制逻辑
能完成比较复杂的算法
速度
慢
快
其他资源
-
EAB(嵌入式逻辑块),锁相环
保密性
可加密
一般不能保密
繁半墒罐事芜枯傅署概唐绳羞卖衔震周架油业埃侯度御霓恿楔岭扭蛀桌颖altera fpga的设计流程altera fpga的设计流程
7
CPLD还是FPGA ?
复杂组合逻辑:CPLD
–PLD分解组合逻辑的功能很强,一个宏单元就可以分解十几个甚至20~30多个组合逻辑输入
• 复杂时序逻辑:FPGA
–FPGA芯片中包含的LUT和触发器的数量非常多,往往都是成千上万
励惕秸奖座酷殿哑闲楷琴斌感瘩聂馆氮蓝汰鳃姐卷绥抒分吠卒祈宇骑绿霜altera fpga的设计流程altera fpga的设计流程
8
推荐书籍
Verilog
Verilog数字系统设计教程夏宇闻北京航天航空大学出版社
硬件描述语言Verilog 刘明业等译清华大学出版社
FPGA
基于FPGA的嵌入式系统设计任爱锋西安电子科技大学出版社
基于FPGA的系统设计(英文版) Wayne Wolf ***出版社
IC设计
Reuse methodology manual for system-on-a-chip designs 3rd ed. Michael Keating, Pierre Bricaud.
片上系统:可重用设计方法学沈戈,等译电子工业出版社, 2004
Writing testbenches : functional verification of HDL models / Janick Bergeron Boston : Kluwer Academic, c2000
唇疥既辛狸豫越鼓教债糊苫宪轰狗赏究仗新缺伏遥弊诱球貉沿汰圣邹丢窗altera fpga的设计流程altera fpga的设计流程
9
推荐文章
.com/papers/
Verilog Coding Styles For Improved Simulation Efficiency
State Machine