文档介绍：<工业控制计算机)2008年21卷第2期
基于CPLD和AD9248的高速采集系统的设计与实现
15
High Speed Data Acquisition System Based
on
CPLD and AD9248
罗林根
曾
奕
李立学
毛占刚
江秀臣
(上海交通大学电子信息与电气工程学院,上海200240)
摘要
设计了一个基于AD9248和CPLD的高速数据采集系统。通过CPLD实现的状态机来控制AD9248的采样。同时把采样
数据实时地转存到由SRAM组成的本地大容量存储器中。整个数据采集系统可实现双路信号的50M以上实时采样。
关键词:CPLD。AD9248,高速采集
Abstract
A high
sDeed data acquisition system is
designed
based
CPLD
and state is
realized
by
the sampling work
of meantime stores the sampling
data
into and experiment
suits show that the data acquisition system
stably
with
sampling frequency up to 50MHz.
Keywords:CPLD。
sp∞d
data sampling
局部放电检测可以通过离线或在线的方式反应电力设备绝
缘的老化状况,为绝缘寿命预测提供技术支持。在传统的数据采
集系统中,A/D的控制和数据的转存都是通过CPU来完成,数据
采集需要经过A/D转换、A/D转换结果的读入、转存到片外存储
器。在高速采样系统中。这种方式将占用较多CPU资源,不能满
足高速采样的要求。在实际系统中,常采用CPLD或FPGA来代
替CPU进行采样控制和数据的转存。本文设计并实现了基于
CPLD和AD9248的高速采集系统硬件平台。
模转换芯片,,速度可选为20MS/s、
40MS/s和60MS/s三种,它拥有两个独立的SHA和ADC,一
个集成在芯片内部的电压参考。AD9248采用一个多级的带有
输出错误纠正逻辑的差分流水线结构,从而提供高精度的14位
的量化输出。双通道的AD9248可以提供与单通道AD转换器
同样的动态性能,但是又比使用2个单通道AD转换器具有更
好的抗串扰性能。AD9248在每个时钟信号的上升沿进行采样,
经过7个时钟周期完成A/D转换,将数据送至数据总线上。
1
商速数据采集系统的基本结构
下面是AD9248一些主要管脚的功能定义:
系统的基本电路结构如图1所示。该系统的核心是CPLD,
由它来产生AD9248的各种控制信号、SRAM的写入时序、基本
的信号处理、对外接口时序等。前端信号调理电路将两路输入的
模拟信号进行滤波,然后送入AD9248,AD9248在CPLD的控
制下开