文档介绍：基于 FPGA 的误码率测试仪的设计与实现
刘江张宏霄刘洛琨
(解放军信息工程大学河南郑州 450002)
摘要: 本文提出了一种使用 FPGA 实现误码率测试的设计及实现方法。该设计可通过
FPGA 内建的异步串行接口向主控计算机传递误码信息,也可以通过数码管实时
显示一段时间内的误码率。文章先介绍了系统构成和工作流程,然后重点分析
了关键技术的实现。
关键词: 误码测试,现场可编程门阵列
中图分类号: TP312
文献标识码: A
Design and realization of bit error ratio tester based on FPGA
LIUjiang ZHANGhong-xiao LIUluo-kun
(PLA Information Engineering University Zhengzhou 450002,China)
Abstract:
This paper presents a design for bit error ratio test using FPGA. This design can
either transfer bit error information to puter through the UART interface
built inside the FPGA, or display the bit error rate by 7-segment LED. The paper first
introduces the architecture and working flow of the design, and then gives the method
of realization of some key techniques.
Key words: bit error test,FPGA
1、

概述
在通信系统的设计实现过程中,都需要测试系统的误码性能。而常见的误码率测试仪多
数专用于测试各种标准高速信道,不便于测试实际应用中大量的专用信道,并且价格昂贵,
搭建测试平台复杂。随着大规模集成电路的迅速发展,FPGA 在保持其集成度高,体积小,
功耗低,性价比高特性的同时,能够实现越来越复杂设计功能,日益广泛的应用于通信设备
的设计实现。
本文提出了一种基于 FPGA 的误码率测试仪的方案,使用一片 Altera 公司的 Cyclone
系列的 FPGA(EP1C6-144T)及相关的外围电路,实现误码测试功能,主控计算机可以通过
FPGA 内建的异步串行接口(UART)配置误码测试仪并读取误码信息,由计算机完成误码分
析。同时,该方案还提供了简易的数据显示,可以在脱离计算机的情况下,进行通信系统工
作性能的定性分析。
2、

系统构成和工作流程
按照完成的功能,整个系统可以分为测试码生成单元、误码测试单元、接口单元、显示
单元和时钟生成单元以及主控计算机上运行的控制测试软件六个部分,具体框图如图 1 所
示。
可编程逻辑器件中文网站收集整理
图 1 误码测试仪框图
利用误码率测试仪进行误码率测试的闭环测试平台结构如图 2 所示。对照图 1、图 2,
将系统的工作流程描述如下。
图 2 通信系