文档介绍：片上多核的软件指令缓存技术研究。—引言啪如在啪工艺、缪沟墓ぷ魈跫拢凰懵咴怂鷌籩啪锄计算机工程与科学拢琗班】【豩。伽,致设计周期的不断延长和产量的降低。在单一芯片上集成的一个重要发展方向,称为片上多处理器皌虺艭U庵执砥魃杓萍际醢讯喔年第卷第期文章编号:——,谢向辉,黄永勤霞扑慵际跹芯克=瘴尬鸺坑¤諭鹏嚷鷑Α兀琧凇摘要:半导体工艺的进步使片上可以集成更多的处理核心,对于消耗较多面积和功耗的存储单元,如何有效地减小面积、降低功耗是片上多核研究的一个重要方向。软件指令缓存技术是降低指令存储复杂性,以及降低功耗的有效方式,本文深入对比了硬件峁购腿砑噶罨捍娼峁梗⑶蚁晗阜治隽肆娇畹湫偷娜砑噶罨捍娼峁梗芙崃似涮氐愫托要解决的关键问题,为片上多核的指令存储设计提供了参考。越篒关键词:挥布﨏;:文献标识码:随着半导体工艺技术的不断进步,越来越多的晶体管可以集成到单一芯片上。路⒉嫉腎处理器的晶体管数达到了冢啾扔年第一个微处理器的鼍骞苁岣吡近十万倍。晶体管资源的增加可以为处理器设计引入更加先进的结构和功能,以此改善处理器性能。但是,大量研究表明,把更多的硬件资源用于单核处理器性能的发掘所带来的性能收益不断下降,并且使得处理器结构异常复杂,导更多的处理核心以获得更多的片上并行性是微处理器设计核心集成到单个芯片上,这些核心通常较为简单,同时核心的复用使得设计和验证变得简单,能有效地缩短设计周期和提高产量。片上集成更多的处理核心使存储墙问题更加突出,通常利用不断增长的片上资源集成更多的存储单元,以提高存储访问带宽。但是,高性能微处理器的片上存储单元的面积通常较大,接近甚至超过芯片面积的一半,因此如果能够在保持容量不变的情况下有效地减少存储单元的面积,将使处理器硬件更廉价,更加易于设计、验证和制造,或者集成更多的处理核心,为应用提供更高的计算性能。同时,片上存储访问的功耗远大于相同位宽的算术逻辑运算,比消耗的能量才軨的位读需要消耗高性能计算机体系结构;谢向辉,博士,研究方向为高性能计算机体系结构;黄永勤,ⅲ琫—.埘、琣,壕蓃—.遹籬籹—收稿日期:一—;修订日期:基金项目:国家苹手钅还计划资助项目作者简介:过锋,男,江苏无锡人,博十生,研究方向为高性能计算机体系结构和微处理器设计;李宏亮,博士,研究方向为和设计。通讯地址:江苏省无锡市信箱牛籘::蛏蘈兴矗篜,一琖琂,甊—,甌篶..·
日㈨、目布月■目畔&太学的猲对月蓝嗬馐的能量”。。降低存储单,湎积Ⅻ功耗的一种方法是改变存瑚矿“、布﨏结构与软件缓存结构的对比‰组织;而软件缓存结构中,片外存储楼块不与片上存——的内建馐钥诩存储、替换算法逻辑和ㄓ肨口』靠性的内建自测试崖辑盯槌伞相联度大于腸”衋閧辑往往是最长的Ⅻ路膚&。硬件峁怪校募旄婧涂刂坡&中的面积用布芾恝蝻骸N猅提高存储单兀中存储缓冲的比率,许多处理器去除了硬件管理逻砥髦械腇【㈣岛一、砥髦械木执钡鹊取H砑窃碌钠阑捍娼峁褂蒮采用软用率,还具有槛太的访问灵活性,“厦对娲⒎=獍的荧键技术问题,为多按处理器的片上指争存储设计提供硬件结构和软件疆存结构的主要差别体现在硬件开铕和逻辑结构上,下面从这两个方面进行比较。硬件开销对比传统的硬件通常由存储阵列ㄓ胒可