文档介绍：上午题真题与解析2017下在程序的执行过程中,Cache与主存的地址映射是由(1)完成的。 (1) 【答案】C【解析】 cache是高速缓冲存储器,作为CPU与主存之间的高速缓冲,有存储容量小,成本大,速度快的特点,存放经常被CPU访问的内容。cache和主存之间的映射由硬件自动完成。某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为8ns、9ns、4ns、8ns,则该流水线的操作周期应至少为(2)ns。(2) 【答案】C【解析】内存按字节编址。若用存储容量为32Kx8bit的存储器芯片构成地址从A0000H到DFFFFH的内存,则至少需要(3)片芯片。(3) 【答案】B【解析】 存储区域空间为:DFFFF-A0000+1=40000H。计算机系统的主存主要是由(4)构成的。(4) 【答案】A【解析】 DRAM动态随机存取存储器,最为常见的系统内存。为了保持数据,DRAM必须周期性刷新。计算机运行过程中,CPU需要与外设进行数据交换。采用(5)控制技术时,CPU与外设可并行工作。(5) 、中断方式和DMA方式【答案】B【解析】 程序查询方式是按顺序执行的方式,由CPU全程控制。因此不能实现外设与CPU的并行工作。中断方式,在外设做好数据传送之前,CPU可做自己的事情。发出中断请求之后,CPU响应才会控制其数据传输过程,因此能一定程度上实现CPU和外设的并行。而DMA方式由DMAC控制器向CPU申请总线的控制权,在获得CPU的总线控制权之后,由DMAC代替CPU控制数据传输过程。李某购买了一张有注册商标的应用软件光盘,则李某享有(6)。(6) 【答案】B【解析】 购买光盘,只拥有光盘的所有权。某软件项目的活动图如下图所示,其中顶点表示项目里程碑,连接顶点的边表示包含的活动,边上的数字表示活动的持续时间(天)。完成该项目的最少时间为(7)。由于某种原因,现在需要同一个开发人员完成BC和BD,到完成该项目如最少时闻为(8)天。 (7) (8) 【答案】BC【解析】 关键路径:最长的一段(ABCEFJ==ABDGFJ=18天),BD、BF只能由同一个人来完成,因此最快的方式为,先完成BD再去完成BC(因此相当于此时,关键路径ABCEFJ上推迟了2天完成,因此此时项目完成的最少时间为20天)。以下关于程序设计语言的叙述中,错误的是(9)。 (9) 【答案】A【解析】在基于Web的电子商务应用中,访问存储于数据库中的业务对象的常用方式之一是(10)。 (10) 【答案】A【解析】 数据库连接(JDBC)由一组用Java编程语言编写的类和接口组成,它提供了一个标准的API。下图所示的调制方式是(11),若数据速率为1kb/s,则载波速率为(12)Hz。 (11) (12) 【答案】AB【解析】 根据图形可知是以载波的相对初始相位变化来实现数据的传送,并且初始相位与前一码元的发生180度变化为二进制0,(差分相移键控)。对应的码元速率和二进制数据速率相同,而载波速率为其两倍。E1载波的子信道速率为(13)kb/s。 (13) 【答案】D【解析】 E1子信道速率为:64kbps。100BASE-T4采用的编码技术为(14),利用(15)传输介质进行数据传输。(14) -3(15) -5 -3 【答案】BC【解析】 100BASE-T4采用8B/6T的编码技术,使用4对3类非屏蔽双绞线,最大传送距离是100米。在异步通信中,每个字符包含1位起始位、8位数据位、1位奇偶位和2位终止位,若有效数据速率为800b/s,采用QPSK调制,则码元速率为(16)波特。(16) 【答案】A【解析】 有效数据速率为800bps,因此可知传输速率为