文档介绍：华中科技大学
硕士学位论文
高速宽带连续型SigmaDelta调制器的研究与设计
姓名:许金波
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:陈晓飞
2011-01-17
华中科技大学硕士学位论文
摘要
Sigma Delta 调制器使用过采样技术与量化噪声整形相结合的方法,使高精度
ADC 的设计成为可能。而在对信号带宽要求较高的领域,如无线通讯等,离散型 Sigma
Delta 调制器的设计变得更为困难。而连续时间架构降低了对各模块设计指标的需求,
从而广泛地应用于兆赫信号带宽的低功耗 ADC 设计中。
本文首先介绍了 Sigma Delta 调制器的基本原理,着重分析了离散时间与连续时
间 Sigma Delta 调制器之间的区别;针对兆赫信号带宽高速 ADC 设计,完成了系统级
设计与分析以及电路级实现。在系统级设计方面,主要工作包括:在理论分析的基础
上,选择三阶一位量化连续时间 Sigma Delta 调制器架构;在离散域进行调制器的建
模,主要包括噪声传递函数的设计与优化、离散域 Simulink 建模与仿真,然后采用脉
冲恒定变换原理将离散域环路方程变换至连续域,并重点分析了由变换所引入的 DAC
非理想因素;依据对环路滤波器非理想因素的分析,定义各模块的设计指标。在电路
实现方面,调制器的放大器电路采用低压共源共栅偏置、增益提高技术与连续时间共
模反馈相结合的结构以实现低功耗、高增益和宽带宽;比较器电路采用增加额外正反
馈的方法,在降低比较器功耗的同时,提高了比较的速度;最后对调制器进行仿真分
析,各项指标满足设计要求,并进行了版图设计与验证。
本文的设计采用 SMIC µm CMOS 工艺,在 Cadence 环境下,对各模块电路
及调制器整体电路进行仿真分析。结果显示,在输入信号幅度为 V,频率分别为
500 KHz 及 MHz 两种情况下,后端仿真 SNR 分别达到 dB 及 dB,有效
位分别达到 bits 及 bits,功耗仅为 mW。这表明,本文设计的调制器在
兆赫信号带宽领域达到较高水平。
关键词:Sigma Delta 调制器模数转换器连续时间低功耗

I
华中科技大学硕士学位论文
Abstract
Sigma Delta modulators make the design of high resolution Analog-to-Digital
Converter (ADC) feasible by employing the oversampling bined with
quantization noise shaping methodology. The design of Discrete-Time (DT) Sigma Delta
modulator es more and more difficult when regarding the fields that high
requirements of signal bandwidth are needed, such as munication. However,
the Continuous-Time (CT) architectures decrease the demands of block specifications and
are widely used in the realizations of low power Mega Hz signal bandwidth ADC.
The basic principles of Sigma Delta modulator are introduced in this design firstly,
focusing on the analysis of the difference between DT and CT Sigma Delta filters; for the
high speed ADC design in Mega Hz signal bandwidth, the system level design and analysis
pleted, also the implementation of circuit level design. At the system level design,
the main work includes: Based on the theoretical analysis,