文档介绍：南京师范大学电气与自动化科学学院毕业设计(论文)半导体封装过程wirebond中wireloop的研究及其优化专业机电一体化班级学号22010439学生姓名刘晶炎单位指导教师储焱学校指导教师张朝晖评阅教师2005年5月30日摘要在半导体封装过程中,IC芯片与外部电路的连接一段使用金线(--)来完成,金线wirebond过程中可以通过控制不同的参数来形成不同的loop形状,除了金线自身的物理强度特性外,不同的loop形状对外力的抵抗能力有差异,而对于wirebond来说,我们希望有一种或几种loop形状的抵抗外力性能出色,这样,不仅在半导体封装的前道,在半导体封装的后道也能提高mold过后的良品率,即有效地抑制wiresweeping,,我们提出对wireloop的形状进行研究,以期得到一个能够提高wire抗外力能力的途径。对于wireloop形状的研究,可以解决:金线neckbroken的改善。BPT数值的升高。抗mold过程中EMC的冲击力加强。搬运过程中抗冲击力的加强。关键词:半导体封装,金线,引线焊接,线型。AbstractDuringtheprocessofthesemiconductorassembly,weusetheAuwiretoconnecttheperipheralcircuitfromtheIC.(,it’~2mil.)AndduringtheAuwirebonding,,,,,::thesemiconductorassembly,Auwire,wirebond,………………………………………………………………………Abstract…………………………………………………………………1绪论……………………………………………………………………………………………………………………………………………………………………………………………………………………2基础知识介绍………………………………………………………………………………………………………………………………(弧型)……………………………………(弧高)……………………………………………(反向线弧长度)……………………(反向线弧角度)………………………………(第二弯曲点)………………………………(第二弯曲点高度因素)…………(水平长度)………………………………………………………………………………………