文档介绍：第十一章并行接口芯片8255A
8255A是INTEL公司的产品,可编程的并行接口芯片
数据
总线
缓冲器
A组
A口
A组C口
上半部
A组
控制
B组C口
下半部
B组
B口
B组
控制
PA7~PA0
PC7~PC4
PB7~PB0
PC3~PC0
读/写
控制
WR
A1
A0
RESET
CS
内部总线
8
CPU
DB
RD
8255A的内部结构
24根端口数据线接外设
PA7~PA0为A口数据线
PB7~PB0为B口数据线
PC7~PC0为C口数据线
8255A的外部引脚
8255A为双列直插式,40引脚
8根系统数据线接CPU D7~D0
6根输入控制线
RESET:复位信号,RESET=1时,8255内部复位,所有内部
寄存器清零,A、B、C三个端口自动为输入口
CS:片选信号,CS=0时,该芯片被选中
RD:来自CPU的I/O读命令
WR:来自CPU的I/O写命令
A1、A0:通常接CPU的地址线A1、A0
电源线:+5V,地线
如果系统产生片选信号的译码电路如图,则:
AEN
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
IOR
IOW
CS
A1
A0
RD
WR
8255A
A数据口地址=60H
B数据口地址=61H
C数据口地址=62H
控制口地址=63H
控制口寄存初始化命令字
端口:接口电路中能和CPU直接交换信息的寄存器
8255A有4个端口寄存器
8255A的端口编址
注意: 对控制寄存器不能进行读操作
CS A1 A0 WR RD
完成
0 0 0 0 1
CPU数据→A口数据寄存器
0 0 1 0 1
CPU数据→B口数据寄存器
0 1 0 0 1
CPU数据→C口数据寄存器
0 1 1 0 1
CPU送来的命令字→控制寄存器
0 0 0 1 0
读A口数据→CPU
0 0 1 1 0
读B口数据→CPU
0 1 0 1 0
读C口数据→CPU
A口可工作在方式0、1、2
B口可工作在方式0、1
C口可工作在方式0
工作方式
适用于端口……
方式0: 基本型入/出
A口、B口、C口
方式1: 选通型入/出
A口、B口
方式2: 双向传输
A口
8255A的工作方式简介
什么是选通型输入?(以A口为例)
A口定义为选通型输入时,端口和外设之间有两类信号线
数据线PA7~PA0
联络线IBFA、STBA
IBF(Input Buffer Full)输入缓冲器满状态线
输入设备
PA7~0
IBFA
STBA
8255A口
STB(Strobe)选通信号输入
IBF=1,通知外设输入缓冲器已满,请不要再送数据
只有在IBF=0时,外设才能写入数据
当外设把数据放在端口线上时必须伴随一个选通信号。
当STB = 时完成数据锁存。
端口收到数据后,通过IBF状态告知CPU可读
输入设备
PA7~0
IBFA
STBA
8255A口
什么是选通型输出?(以B口为例)
当端口定义为选通型输出时,端口与外设之间也有两类信号
数据线PB7~PB0
联络线OBFB、ACKB
OBF(Output Buffer Full)输出缓冲器满状态线
ACK(Acknowledge)确认应答
输出设备
PB7~0
OBFB
ACKB
8255B口