文档介绍：四位同步二进制加计数器设计任务用Workviewoffice软件在D触发器功能模块的基础上设计一个四位同步二进制加计数器,并完成其电路的仿真。设计分析计数器是最常用的时序电路之一,不仅可以用于对脉冲进行计数,还可以用于分频、定时、产生节拍脉冲以及其他时序信号,这次仿真实验主要是对脉冲的计数。计数器的特点是,计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端,在每次时钟脉冲沿到来之前,根据当前计数器状态,利用组合逻辑控制,准备好适当的条件。当计数脉冲沿到来时,所有应翻转的触发器同时翻转,同时也使所有应保持原状的触发器不改变状态。而控制其是否翻转可用T触发器来实现,而T触发器可有D触发器转换得到,所以,首先先完成一个D触发器的模块的设计。然后将此功能模块应用到技术器中,完成计数器设计。设计方案D触发器及功能模块设计D触发器的选择:本次实验选用的是改进的维持阻塞触发器,即在原电路基础上增加直接置1端SDN和直接置0端RDN,SDN和RDN分别接至三个SR触发器相应输入端。改进后的触发器可以在有效信号作用下实现可靠地直接预置和清零。其逻辑电路图如下图所示:D触发器设计步骤:在自己的设计项目(project)环境下启动主界面ViewDraw,创建schematic形式的新文件;从元件库中调用元件,对于D触发器,只需调用6个三输入的与非门。将元件按逻辑电路图的顺序排好,按钮,进行元件间的连线;对节点添加标号,左键点击连线,在NetProperties框中设置label,如上图中的SDN、RDN、CP、D、Q和QN;在完成电路图文件的设计输入后,点击检查并保存(save+check),list产生相应的数字网表文件,完成总的设计输入;打开仿真器,调用网表文件,运行viewsim,在仿真器窗口中调用需仿真文件:file_loaddesign,在弹出的层次窗口中,包含构成电路的元器件清单及网络清单;设置观测点,右键点击欲观察的端口,对话框中选择displayvwaves,依次完成。施加激励信号,右键点击输入端口,对话框中选择set/removestimulus,在弹出的对话框中施加激励信号,格式为:××××。点击add,注意观察出现在仿真窗口中的提示。此电路中的RDN和SDN分别为清“0”和置“1”端,故应使两者均无效得到D触发器的正常输出,当然也可以设一些清零(置一)点,在本方案中设:CP:01010101D:01110001RDN:01111111SDN:11111111h)运行仿真器,仿真窗口中运行simulation-runsimulation,在弹出的对话框中设置仿真时间,可选择运行周期(例如2个周期),执行run。i)观察、分析仿真结果view->zoomoutfull,将波形显示到窗口D触发器模块设计:打开绘图窗口file__new,对话框中选择symbol,输入符号名称(与原电路图文件名一致),进入符号窗口,菜单命令add依次绘制符号实体、管脚、添加标注、属性(PINTYPE=INPINTYPE=OUT)、文本,执行存储命令,符号存储在根目录下,完成D触发器模块的设计。如下图所示:2、四位同步二进制加计数器设计同D触发器逻辑电路图的输入步骤一致,即,调用元器件或功能部件(Place或Add命令)->布局(Move命令)->布线(Place命令)->