文档介绍：数字电路实验触发器实验报告肇庆学院电子信息与机电工程学院数字电路课实验报告班姓名实验日期实验合作者:老师评定实验题目:触发器的功能测试一、实验目的掌握基本RS触发器的功能测试。掌握集成触发器的电路组成形式及其功能。熟悉时钟触发器不同逻辑功能之间的相互转换。认识触发器构成的脉冲分频电路。二、实验仪器: DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS0074LS7474LS76 三、实验内容&数据分析触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一种具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。第一步,将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。测试基本RS触发器的逻辑功能用两个与非门组成基本RS触发器如图4-1,输入端R,S接逻辑电平开关输出插口,输出端Q、Q接逻辑电平显示插口,按表4-1要求测试。表4-1基本RS触发器特性表图4-1由74ls00连接成的基本RS触发器测试集成双JK触发器74LS76的逻辑功能1、测试RD、 SD 端的复位、置位功能 74LS76逻辑符号如图4-2,对照其插脚取其中一JK触发器,RD、 SD 、J、K 端分别接逻辑电平开关输出插口,CP接单次脉冲源,Q、Q接至逻辑电平显示输入插口。要求在RD=0, SD =1以及 SD =0,RD=1时任意改变J、K及CP的状态用“ⅹ”符号表示,观测Q、Q状态。图4-274LS76管脚排列 2、测试触发器的逻辑功能按表4-2的要求改变J、K、CP端状态,记录Q的状态变化,观察触发器状态的更新发生在CP脉冲的上降沿还是下降沿? 表4-3集成双JK触发器74LS76特性表2 图4-2JK触发器逻辑符号 3、JK触发器的J、K端连在一起,构成T’触发器。在CP端输入1MHZ连续脉冲,用双踪示波器观察CP、Q端的波形,注意相位与时间的关系。 SD 图4-3JK触发器构成T’触发器电路图及CP、Q端的波形图测试集成双D触发器74LS74的逻辑功能 1、74LS74逻辑符号如图4-3,对照其插脚,任取一只D触发器,按表4-3要求进行测试,并观察触发器状态的更新是在CP脉冲的上降沿还是下降沿? 表4-3集成双D触发器74LS74的特性表 SD 图4-4D触发器逻辑符号及74LS74引脚图' 2、将D触发器的Q端与D端相连接,构成T触发器。测试方法同实验内容。图4-5D触发器构成T触发器电路图 JK触发器简单应用实验————电路构成及测试' 实验电路照图4-6连接。时钟频率用时钟信号源的“Q的波形,并把波形图画在实验报告中。 7”,加到CP端,用示波器分别显示Q0、Q1和图4-7JK触发器Q0、Q1和分析D触发器和JK触发器,找出它们的相同点和不同点。同: 两者都是由基本RS触发器构成的边沿触发器异: 1、JK触发器有JK两个输入端,能实现保持、置零、置一、翻转功能2、D触发器只有一输入端,能实现置零、置一功能的波形实验三:基本门电路及触发器实验实验室:实验台号:日期: 专业班级:姓名:学号: 一、实验目的、性能和使用方法;验证基本门电路逻辑功能。;J-K触发器的逻辑功能。二、实验内容验证以下门电路的逻辑关系 :F=:F?AB?AB?A?:Si?Ai?Bi?CiCi?1??Ai?Bi?Ci?AiBi 验证以下触发器逻辑关系、复位端的功能测试。-K触发器置位端、复位端的功能测试。、J-K触发器功能测试。 4455 32 1 图3-1JK触发器(74LS112)和D触发器(74LS74) 三、实验原理图 AAF F=1BB AiBiCi 图3-2与门电路图3-3异或门电路图3-4全加器电路四、实验结果及数据处理。。与门、异或门实验结果表全加器实验结果表 D触发器的功能测试 J-K触发器的功能测试五、思考题 ? ,其余输入端应是什么状态时才允许脉冲通过? -K触发器Qn=0时,如果时钟脉冲CP到来后,触发器处于“1”态,J-K两端应预先分别是什么状态? -K触发器与D触发器的触发边沿有何不同? 实验三译码器和数据选择器姓名: 学号:专业: 一、实验目的 1、熟悉并掌握RS、D、JK触发器的构成,工作原理和功能测试方法。2、学会正确使用触发器集成芯片。 3、了解不同逻辑功能触发器FF相互转换的方法。二、实验仪器及器材 74LS00二输入端四“与非”门1片74