文档介绍：本科毕业论文(设计)
题目基于FPGA信号发生器的设计与实现
院(系) 电子工程与电气自动化学院
专业电子科学与技术
学生姓名何厥亚
学号 09026009
指导教师常红霞职称实验师
论文字数 6018
完成日期:2013年5月30日
巢湖学院本科毕业论文(设计)诚信承诺书
本人郑重声明:所呈交的本科毕业论文(设计),是本人在导师的指导下,独立进行研究工作所取得的成果。除文中已经注明引用的内容外,本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。
本人签名:
日期:
巢湖学院本科毕业论文(设计)使用授权说明
本人完全了解巢湖学院有关收集、保留和使用毕业论文(设计)的规定,即:本科生在校期间进行毕业论文(设计)工作的知识产权单位属巢湖学院。学校根据需要,有权保留并向国家有关部门或机构送交论文的复印件和电子版,允许毕业论文(设计)被查阅和借阅;学校可以将毕业论文(设计)的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编毕业,并且本人电子文档和纸质论文的内容相一致。
保密的毕业论文(设计)在解密后遵守此规定。
本人签名:
日期:
导师签名:
日期:
基于FPGA信号发生器的设计与实现
摘要
直接数字频率合成技术是从相位直接合成所需波形的一种新的频率合成技术。本设计提出了基于FPGA的DDS的设计方案,并使用MAXPLUSⅡ软件在ACEX1K系列器件上进行了实现。主体设计包括去抖模块、频率控制模块、相位累加模块、ROM模块、波形选择模块,最后在本方案的基础上提出了提高波形精度的方法。
本设计通过按键来控制频率,在相位累加模块实现累加,当累加溢出时,完成一个周期,按照地址值输出相应幅值。本设计给出了各个模块以及总体的仿真结果,经过验证已经达到本设计预期的性能指标。
关键词:直接数字频率合成器;可编程门阵列; VHDL
The design and Realization of signal generator based on FPGA
Abstract
Direct digital frequency synthesis technology is a new frequency synthesis technology. It was produced based on phase directly. This paper proposes a design proposal of DDS that based on FPGA, and was implemented in ACEX1K series device using MAXPLUS II. Main body of design includes cancel jump module, frequency control module, phase accumulate module, ROM module, waveform choose module. This paper finally proposes methods to improve the precision of waveform on the base of this scheme.
The frequency was controlled through the button. Phase accumulate module is used for accumulate. When accumulate overflows, pletes a cycle. According to address, it outputs corresponding amplitudes. Finally, the simulation of every module was gave, and the performance index is available through this design.
Key Words: DDS, FPGA, VHDL
目录
摘要 I
Abstract II
1. 绪论 1
1
1
2
2
2. DDS设计原理 3
3
3
3
3
3. DDS信号发生器具体实现过程 5
5
6