文档介绍：南昌航空大学硕士学位论文摘要
摘要
随着微电子技术的不断发展和现场可编程逻辑门阵列 FPGA(Field
Programmable Gate Array)技术的不断提高,片上可编程系统 SOPC(System On a
Programmable Chip)技术逐渐成为嵌入式系统技术发展的新方向。
在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G 数值仿真计
算中,要求嵌入式系统具有数据处理能力强、数据吞吐量高以及多任务实时处理
功能。因此,单 DSP 无法满足实时性和高速运算的要求,往往需要多个 DSP 进
行协同处理。
论文利用在 FPGA 上实现的 SOPC 和 DSP 的 QDMA 特点,设计并实现了多
个 DSP 处理的嵌入式系统,该嵌入式平台有如下主要特点:
(1) 可重构性强:利用 FPGA 的可重构性,设计者可以不断地在硬件平台的基
础上根据需求进行重构设计和升级设计,而无需更改任何硬件。
(2) 对外高速通信接口:系统提供一个 64-bit 数据宽度,200MHz 接口时钟,
12 根信号控制线的对外高速通信接口。此接口不仅使系统很方便与别的系统进
行高速数据传输,而且还可以使两个本系统很简单的对接起来,构成更强大的多
DSP 嵌入式系统结构。
(3) 处理能力强:平台总处理能力最高达 64000MIPS(百万条指令/每秒)。
论文将实现的硬件平台作为 B 超胎儿性别部位屏蔽算法的处理平台,并给
予验证。试验结果表明,设计的系统,其工作性能稳定,数据处理能力强;适用
于高端的雷达信号处理、电子对抗、高端图像处理等领域。
课题分硬件和软件两部分,系统硬件设计是本论文的任务。
论文围绕 Nios SOPC 技术和 DSP 处理芯片 TMS320C6416T 进行系统设计,
主要分为四个部分:首先介绍了 SOPC 技术和美国 Altera 公司的 Nios CPU 架构
及其总线结构,以及 SOPC 的 EDA 工具、硬件描述语言。其次,简单介绍了 DSP
TMS320C6416T 处理器的特点、内部结构和对外的各种接口以及其它资源。再次,
详细介绍了基于 Nios SOPC 技术的多 DSP 嵌入式系统硬件平台的各个模块设计。
最后,简要介绍了硬件平台作为 B 超胎儿性别部位屏蔽的算法处理平台,并给
出了测试结果。
关键词: FPGA、Nios、SOPC、多 DSP 嵌入式系统
I
南昌航空大学硕士学位论文摘要
Abstract
panying with the development of microelectronic technology and the
improvement of field programmable gate array logic (FPGA, Field Programmable
Gate Array) technology, on-chip programmable system SOPC (System On a
Programmable Chip) technology is ing a new aspect of embedded systems
technology.
In the field of real-time image processing, radar signal processing, software radio,
electronic countermeasures and 3G simulation calculation, the embedded systems is
requested with data-handling capacity, high data throughput and multi-tasking
real-time processing functions. Therefore, the embedded systems which based on
multiple DSPs are carried out, when the systems which based on single DSP are not
satisfied with the requirement of real-time and high-puting.
In this thesis, according to the QDMA character of DSP and the implementation
of SOPC on the FPGA, an embedded syste