文档介绍：订对设计进行综合,结果显示在撇关键词:浮点札肪恫⑿校暗预测,并行舍入,复合加法器摘要浮点卸ǖ阌敫〉愕乃闶跫奥呒怂悖窍执中藕糯砥髦惺用频率最高的运算部件,其运算能力是衡量酒阅艿闹饕V副辍8〉鉇的算法结构以浮点加减算法为基础。成熟的对浮点加减进行优化的算法包括双路径并行,前导げ猓⑿猩崛胍约案髦挚焖俚亩ǖ慵臃ㄋ惴ā1疚亩愿髦优化算法进行了分析比较,针对τ玫奶氐阕龀隽烁慕⒃诖嘶∩喜用自顶向下的方法设计了一个用于高性能浮点腁传统的双路径并行算法以指数差作为依据将浮点运算划分为两条并行路径执行,去掉了基本算法中关键路径上的一个尾数加法器和一个完整位宽移位器;前导げ馑惴ń暗判断的逻辑提前到与尾数加减并行执行,进一步缩短了关键路径;并行舍入通过复合加法器预先算出所有可能的结果,使舍入步骤简化为选择操作。采用这些优化算法后,将关键路径中的鲈怂悴街杓蚧个,有效地提高了浮点加减法的运算速度。由于τ弥行枰4罅坑玫剿ḿ蛹醪僮鳎疚奶岢鲆约蛹醴ㄗ魑;炙路径的依据,以在关键路径中增加一个完整位宽移位器为代价,提供了每次操作完成加减运算各一次的能力。设计的恢С窒颉酪簧崛耄共⑿猩崛氲选择逻辑得到简化,并可舍弃复合加法器前的话爰悠鳎醵塘斯丶肪丁根据复合加法器同时计算雜的特点,采用选择进位的结构来实现,并给出一种选择进位的最优化分组方法。完成算法设计后,根据酒低骋G髗峁┑闹噶罟δ苡胪獠接口进行电路结构的设计,并使用语言进行枋觥V笤猉肪诚拢么罅坎馐韵蛄慷詚蟹抡妫⒂肴砑模拟器的运行结果进行比较,验证了呒δ艿恼沸浴W詈螅褂丶肪兜难邮痹.,符合系统设计要求。此外,对不同分组方式下的选择进位复合加法器进行综合的结果也验证了最优化分组方法的正确性。工艺下,癿
出緎—騪恚瑂瞔盱兀珹琣曲鬾,腩弘血,猳—譼印賄趴餭弘眔甅ⅲ琺瓼癷,禼筯藀,缜时可閡:.,,琍—.矗℃.“猵畃琾琣琩騦;猳,『甌痶’,“猉瓵,甌,口
第一章引言随着人们对实时信号处理要求的不断提高和大规模集成电路技术的迅速发展,挠τ眉负醣榧罢龅缱恿煊颍和ㄐ拧⒂镆舸怼⑼夹危枷翊怼⒆动控制、医学电子、军事与尖端科技、消费类电子产品等领域都会用到数字信号处理器。定点梢允と未蠖嗍τ茫谀承┏『希缋状铩⑸尚藕的处理中,数据的动态范围很大,按定点处理会发生数据溢出,严重时操作无法进行。如果用定点模拟浮点运算,则程序的执行速度将大大降低。浮点的出现解决了这些问题。浮点运算相对于定点运算而言,具有精度高,动态范围大,易于编程调试等特点,因此当前的高性能数字信号处理器,鴗大都采用浮点格式。浮点械腁提供定点数与浮点数的算术运算和逻辑运算功能,是使用频率最高的运算部件,其运算能力是衡量酒阅艿闹饕V副辍K孀臯技术的不断发展,浮点谒惴ń峁购偷缏肥迪稚隙贾鸩酵晟疲阅懿欢咸高。枪易ㄓ眉傻缏分行纳杓频囊豢桓咝阅芨〉鉊处理器,.出片采用超哈佛结构,采用锥懒⒌淖芟哂行У亟籌〉阍算单儿、大容量双端静态存储器、输入/输出控制器和程序/数据外部总线及多处理器接门集成在‘起。其中计算单元包括:算术逻辑单/、,最高主频,可工作于一范围内。本文在对各种浮点呕惴ń蟹治霰冉系幕∩希攵缘湫褪中号处理应用的特点,参考酒低成杓贫訟提出的要求,对算法进行精简和改进,使其更适用于τ谩W詈螅捎米远ハ蛳碌姆椒ㄍ瓿闪艘桓龈性能浮点砥髦蠥的设计。
第二章浮点惴ǚ治〉闶曜基本浮点加减算法浮点葱卸ǖ慊蚋〉闶莸乃闶醪僮加、减、求平均、比较大小等也执行定点数据的逻辑操作搿⒒颉⒁旎颉⒎堑。其中最核心的操作为浮点加减运算。浮点系统中,每个计算机的字被分成两个部分:指数和尾数。为了统一浮点数的表示方法,许多组织都制定了浮点数表示形式的标准。其中,浮点算术标准逐渐被计算机业界认可,成为今天应用最广泛的浮点数表示和运算的标准⋯。此标准定义了两种浮点数格式:单精度与双精度〉闶F渲校ゾǘ雀〉闶槐硎荆位符号位恢甘和位分数位V甘糠质且桓鲇蟹攀捎闷坡氲姆绞表示屏7质糠钟胍坏共同构成实际的尾数。因此,以表示的数值即为×甪×!。值得注意的是,浮点数的分数部分不能和尾数混淆。尾数中的怀鱿衷诒硎拘问街校窃诮性怂闶币=由稀基本的浮点加减运算需要以下步骤】⒅甘冉希航礁龈〉悴僮魇闹甘嗉酰畹木灾滴猟;⒁莆欢云耄航甘闲〔僮魇奈彩乙芼位;⑽彩蛹酰阂莆欢云牒蟮奈彩屑蛹踉怂依操作码和操作数的符号而定⒉孤胱;唬喝粑彩蛹醯慕峁8菏蚪星蟛共僮鳎渥;晃7尾数的形式⑶暗判断:若第轿<醴ǎ枰>龆ń峁笠频奈皇蝗粑<臃ǎ枰决定结果是否右移唬高性能浮点蠱见的究与设计
双路径并行算法⒐娓窕莆唬憾晕彩蛹踅峁幸莆唬蛊渥罡哂行晃;⑸崛氩⑹涑鼋峁上述步骤中的延时主要是由鲆莆黄移位对齐和规格化个加法器彩蛹酢⒉孤胱;缓蜕崛带来的。为了提高浮点加减法的运算速度,按照向关键路径要时间,向非关键路