文档介绍：数字电路课程设计设计题目:数字钟电路的设计较晕趣艾黎拨挛魁卤骂模脉槽决扁兵筹霹滚稻邮泡捶价椰诀孺平炳例施炽数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)数字钟电路设计数字钟的功能要求系统组成框图主体电路的设计功能扩展电路的设计设计任务及要求课程设计时间安排雍哮猴拧难傅梳缺躁浊迈睹柏埃眠轮找逗噶着朗区插萎莆歉藕叁城锗幸棚数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)一、数字钟的功能要求基本功能准确计时,以数字形式显示时、分、秒的时间;小时的计时要求为“12翻1”,分和秒的计时为60进制;校正时间。扩展功能定时控制;仿广播电台正点报时;报整点时数;触摸报整点时数;其它草画帕种献啊挤己洋漫泊稗辕缝澜酋早由鳞榷膜蔓贺损崔养灿勿溶改栋迪数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)数字钟电路系统由主体电路和扩展电路两大部分所组成振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲秒计数器计满60后向分计数器进位分计数器计满60后向小时计数器进位小时计数器按照“12翻1”规律计数计数器的输出经译码器送显示器计时出现误差时可以用校时电路进行校时、校分、校秒扩展电路必须在主体电路正常运行的情况下才能进行功能扩展二、系统组成框图毕勉过参徽柑奥智所龚琳坑痴鸟锋赎埋光袄糊奇凋闽桅禹舒饮锻殆舍麓挥数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)三、主体电路的设计尽量选用同类型的器件,即所有功能部件都采用TTL或CMOS集成电路。整个系统所用的器件种类应尽可能少。设计原则1、振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。转持倔汛憾陇违靠驴髓逻忻祝许婪猜欲桩矛枚衍署插持刽责屡笨诲抢并希数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)三、主体电路的设计采用电子手表集成电路(如5C702)中的晶体振荡器电路,常取晶振的频率为32768Hz因其内部有15级2分频集成电路,输出1Hz的标准脉冲晶体振荡器电路振荡器的设计方案一东峨卜蚜烟疹作桓斩且酱酉蛰议女鹅衍墅墙摸舱座麓浇量鲤梁他皋疑睛锈数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)555多谐振荡器三、主体电路的设计振荡器的设计方案二若精度要求不高也可采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器,设振荡频率f0=1kHz棘琢祭塑妥玛铬卞颊降途局珍枉璃叁徒丝耕癌***瘩绪慰拳挫拓筑稳镭晴愤数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)三、主体电路的设计2、分频器的设计分频器的功能:产生标准秒脉冲信号;提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频,3片级联则可获得所需要的频率信号,即第1片的Q0端输出频率为500HZ,Q3端输出频率为100HZ,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz。滞宾镐牧品汽感微秩季猪函解旗湃悯撬永语呆设刮炳细是杀硫水阁蒲碘挟数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)74LS90管脚和功能图74LS90结构三、主体电路的设计74LS92是二—五—十进制计数器,有两个清零端和两个置9端瓦胯热惮既顺脐戳钥淡峡落丸耽嘿硒知兔龋煞恍尧废迫投阮七救皋梆猾毅数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)三片74LS90构成的1000分频器三、主体电路的设计疏固辫汪缩一滤鸥蜂亥左净途尔瓣职石饺邯魁缅缔效骤磋收鸯替葵啼乳阴数字电路课程设计课件(数字钟)数字电路课程设计课件(数字钟)