文档介绍：处理器┱故菁贔氖迪摘要当今的芯片制造技术,墓ひ找丫惴河τ糜贑的设计制造中,随着盏姆⒉迹酒圃煊纸肓艘桓鲂碌时代。并且由单核处理器逐渐演变成今天的双核,甚至四核。虽然工艺达到了淙籆可以在一片芯片上完成以前四个处理器的并行功能,但在提高工艺与增加处理单元的同时,乃度已经基本达到瓶颈。对于一片豢赡芪尴尢岣卟枷叩墓ひ眨不可能无限增加拇淼ピ#员匦胍?7⒊鲂碌乃悸方饩铀俚奈侍狻=昀矗芏嘌芯炕固岢鲇布铀俚缏酚氪砥可重构的思想,利用硬件运行速度快的优势完成以往由软件完成的工作。也就是说,在淼耐保üザ赖挠布铀俚缏沸成处理,达到加速的目的。可重构,也就是在加速的过程中不断对可重配置的硬件重新烧写,以达到适合运行更多程序的目的。想要实现硬件加速电路一一作为配合淼ピ5闹匾W槌刹糠郑琧访问技术又成为制约其速度快慢的关键部分,而肽诖的通信方式可以直接导致访问速度的不同。本文从硬件加速电路中实现的胧郑岢鲆恢秩碌腸实现方式,以便对将来硬件加速和可重构逻辑的实现提供一个更快、更高效的访问模式。本文的主要内容包括:论文首先通过实现了罅幸肵咎峁┑开发工具实现茨D獬鯟中的高速缓存。接着第三章论述了如何通过实现控制单元,控制单元作为闹要组成部分对整个系统的实现起到至关重要的作用。再接下来是如何将传统的软件语言转换成硬件描述语言,以及软件语言和硬件描述语言在实现、运行效率等方面的区别。我们将这种转换作为验证实现囊恢质侄危饕J迪值氖荓方程的镅訬语言的转化。第五章,把以上几部分的实现进行联合调试,其中提出了一些新的思路,能够极大的提高传输数据的效率。第六章,作为实现后的数据测试,从直观的角度对比了同样的算法在软件中运行和进行硬件加速后执行的效率,并且对实现的辛瞬馐裕员更好的得出硬件加速的优势所在。第七章是对论文的一个总结,以及北京邮电大学硕士学位论文’
知识水坝***@pologoogle为您整理
硬件加速电路在将来的应用前景。本论文的主要结论如下:作为硬件加速电路的一个重要组成部分,能够完成对募铀伲⑶褾星看蟮腎丝梢晕N颐翘峁┮桓鲇行У手段进行随心所欲的配置。通过匠痰脑贔系氖迪郑梢郧逦亩员瘸鲇件语言在运行上的优势。通过虳耐ㄐ牛梢约ù蟮奶岣咚惴ǖ脑诵行剩并且能够通过控制达到扩展算法数据集的目的。关键词:琇方程,硬件加速,可重构逻辑,北京邮电大学硕士学位论文摘要Ⅱ
知识水坝***@pologoogle为您整理
.胎,’.,..甊.,甊..甌疭甌,北京邮电大学硕士学位论文Ⅲ。‘
.觚篊,...,瑃∞瞖.,現Ⅳ。
日期:邀:呈:§釜主矗日期:业牵迦辏豪迹篺成果。尽我所知,除了文中特另以标注和致谢中所罗列的内容以外,论文中不申请学位论文与资料若有不实之处,本人承担一切相关责任。学位论文作者完全了解北京邮电大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属北京邮电大学。学校有权保复制手段保存、汇编学位论文。C艿难宦畚脑诮饷芎笞袷卮斯娑保密论文注释:本学位论文属于保密在一年解密后适用本授权书。非保密论独创性虼葱滦声明本人声明所呈交的论文是本人在导师指导下进行的研究工作及取得的研究包含其他人已经发表或撰写过的研究成果,也不包含为获得北京邮电大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。本人签名:日期:关于论文使用授权的说明留并向国家有关部门或机构送交论文的复印件和磁盘,允许学位论文被查阅和借阅;学校可以公布学位论文的全部或部分内容,可以允许采用影印、缩印或其它文注释:本学位论文不属于保密范围,适用本授权书。导师签名:
第一章绪论背景大众熟知的传统计算模式有处理器和专用集成电路处理器模式。它使用的计算部件,是各种通用处理器和专用的嵌入式处理器。应用该计算模式,首先需要将用户编写的软件程序代码编译为相应处理器指令集中的指令序列,然后由处理器通过执行这些指令序列完成计算任务。处理器计算模式的优势在于它可以灵活地完成各种计算任务。当任务需求发生变化时,用户只要在软件层面上对程序做相应的修终完成芯片的制造。计算模式的优势在于它是针对特定计算支持多个操作的并行执行,具有很高的性能。但是,其缺点在于前期开通过上述的简要分析可以获知,当前的主流计算模式中存在的主要问题是:处理器计算模式能够灵活地实现各种计算任务,但是在性能上存在缺陷;计算模式虽然性能较高,却不能够灵活地应对计算任务的改变。为了有效地解决计算性能和实现灵活性之间的权衡问题,自从上个世纪九十年代末至今,可重构技术逐渐成为高性能计算系统研究的热点。传统闹葱兴承蚴侨≈福治觯葱小N颐峭ǔ0颜庋腃称为通,街郑改,就可以改变计算系统实现的功能和性能,而无需改动系统底层的硬件环境。但是,其缺点在于它的运算速度较慢,无论什么程序都要进