文档介绍：集成电路应用
带有!" 字节#$% 的日历时钟芯片的设计
曾爱华! 殷瑞祥! 郭瑢! 陈敏
!华南理工大学电信学院" 广州 A;QBOQ#
摘要! 介绍了一种带有 OC 字节+<H 的日历时钟芯片的设计!该芯片具有振荡"分频"可编程的
计时计数" 定时闹响和中断输出等功能# 该芯片基于 5" D3* 描述! 采用模块化设计! 可扩展性
好$并利用,-&0N#-# 公司的 5:, 和 3: 工具分别对设计进行了成功的系统仿真和综合$同时还简单介
绍了<,=: 设计的整个流程#
关键词! 5" D3* 系统仿真逻辑综合数字电子系统
日历时钟芯片应用非常广泛# 例如在系统级设计
=/ 卡电子门锁中# 可利用日历时钟芯片的
定时时钟计数功能# 在=/ 卡内输入客人住!"#$%"&’( )!* 仿真+!* 级代码功能验证与测试
房时的时间段# 只有当时间段所包含的时
间与日历时钟所记录的时间一致时# 方可,-&$("#.# /0&#$12.&$# 综合并优化
开门# 否则=/ 卡为无效卡$
门级网表逻辑验证与测试
利用,-&0N#-# 公司提供的集成电路设静态时序分析
计工具 5:, 和 3: # 设计了一个带有 OC 字
!.9.&6 :0&#$12.&$# 布局布线
节+<H 的日历时钟芯片# 包括该芯片+!*
级代码的编写% 功能仿真和综合# 达到了预
静态时序分析物理层网表
期的目标$ 该芯片的具体性能指标是& 工作电源电压为
***@JAPB5 ’日历时钟工作电源和+<H 数据保持电源电压
3+/ 4 *5,
为;PB5 ’工作电流最大为 AQ!< ’四年日历时钟#***@O 或
小时格式时基字节自动字节
;@ #******@JKBCLDE ’OC +<H # 流片
地址增量’具有可编程的闹钟% 定时和中断功能$ !,.6&7088 "
! "#$% 设计概述
图; <,=/ 设计流程
随着深亚微米技术的发展# 数字集成电路的规模已
经发展到上百万门$ 未来的二十多年里#一块芯片
<,=/ >,/= 控制状态
中将会达到上千万门的规模这样的电路规模仿真和振荡器分频器;***@CDE F
$ # >,/> ;F;***@C 秒
******@JKBCLDE ;?***@AB
综合优化在开发过程中越来越重要$ 较复杂的数字电子秒
=M! 分
系统设计往往采用自顶向下!!0N 730R& " 的方法# 设计
时
流程可以分为以下几个主要的部分系统级设计设计控制逻辑
& % 年 F 日期
实现设计验证和流片封装深亚微米工艺下的设星期月
% $ <,=/ <33+ F
计流程 S ***@T 如图所示定时器
; $ 3<!< 地址寄存器
+FG
本文主要介绍芯片的系统级设计和所有逻辑设计# +<H !I@!C "
生成可供物理设计的经过验证的门级网表文件$
& 芯片的系统级设计图@ 日历时钟结构框图
系统级设计是芯片设计的第一步#也是关键的一步$
+<H 中的 QQ PQUD 单元是一些带有特殊功能的寄
首先根据设计要求提出设计构想# 然后再对这一构想进
存器#QQD 单元是控制芯片所有功能和操作的状态寄存
行细化$ 本设计把整个系