文档介绍：Forpersonaluseonlyinstudyandresearch;mercialuse南京大学金陵学院本科毕业论文院系信息科学与工程系专业电子信息科学与技术题目在FPGA上设计汉明码的编码器和解码器年级四学号0880222009学生姓名房伟指导教师姜乃卓职称讲师论文提交日期2010年6月3日摘要本文用Verilog语言实现了汉明码的编码和译码。在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器,写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。关键词:现场可编程门阵列;verilog;,:fpga;verilog;hamming目录序言 1第一章Modelsim简介和仿真的基本步骤 2第二章Verilog的基础知识 7第三章汉明码的编译码设计 (校正子)S 17结束语 19致谢 20参考文献 21附录 22序言硬件语言(HDL)概述硬件描述语言(HardwareDescriptionLanguage)是硬件设计人员和电子设计自动化(EDA)。即利用计算机的巨大能力对用VerilogHDL或VHDL建模的复杂数字逻辑进行仿真,list),根据网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模型仿真验证无误后用于制造ASIC芯片或写入CPLD和FPGA器件中。在EDA技术领域中把用HDL语言建立的数字模型称为软核(SoftCore)把HDL建模综合后生成的网表称为固核(HadeCore),对这些模块的重复利用缩短了开发时间。提高了产品开发率提高了设计效率。随着PC平台上的EDA工具的发展,平台上的VerilogHDL和VHDL仿真综合性能已相当优越,,只有个别单位展开了利用VerilogHDL和VHDL模型(包括可综合和不可综合的),HDL语言将成为电子系统硬件设计人员必须掌握的语言。,可以对设计的VHDL或Verilog程序进行仿真,并支持IEEE常见的各种硬件描述语言标准,也可以对Verilog和VHDL混合仿真,仿真精度高,仿真速度快。Model仿真工具的版本非常多,与Altera相关的主要有ModelSim-Altera(即AE版本)、ModelSimPE和ModelSimSE版本等。ModelSim-Altera是一个OEM版本,功能有限,而且仿真速度慢。而ModelsimSE则是ModelSim的最强专业版,功能最全且性能最好。:创建工程、添加Verilog代码文件、编译、仿真。创建工程选择fileànewàproject,出现如图1-1所示的对话框。输入projectname和希