文档介绍：:..D数据采集系统摘要:D数据采集系统的实现方法。该系统在Altera的CycloneEPlC6Q240C8上实现,使用SoPCBuilder开发组件定制CPU软核处理器和系统所需的IP模块,D数据采集系统摘要:D数据采集系统的实现方法。该系统在Altera的CycloneEPlC6Q240C8上实现,使用SoPCBuilder开发组件定制CPU软核处理器和系统所需的IP模块,D数据采集系统摘要:D数据采集系统的实现方法。该系统在Altera的CycloneEPlC6Q240C8上实现,使用SoPCBuilder开发组件定制CPU软核处理器和系统所需的IP模块,D数据采集系统摘要:D数据采集系统的实现方法。该系统在Altera的CycloneEPlC6Q240C8上实现,使用SoPCBuilder开发组件定制CPU软核处理器和系统所需的IP模块,CPU软核处理器作为微控制器实现逻辑控制和数据采集功能,D驱动电路的设计。  D;数据采集;NiosⅡ    引言    CCD(ChargeCoupledDevices,电荷耦合器件)具有光电转换、信息存储等功能,而且集成度高、动态范围大、线性好、信噪比高,D有面阵和线阵之分,D主要用于摄像、图像处理、数据存储和机器人视觉等领域;D的应用也很广泛,像光谱分析、测径,测量微小位移等。  D数据采集系统,D选用东芝公司的TCDl03D,D;ADC选用TLC876,精度为10位,转换速率20MSPS。整个系统在一片FPGA(EPlC6Q240C8)上完成,在QuartusⅡD的驱动电路和A/D采样控制器的设计。使用SoPCBuilder定制了一个32位软核处理器作为微控制器,D驱动电路、A/D采样控制电路之间的工作时序,完成数据采集、存储等功能。系统分3部分:硬件电路、驱动电路和数据采集部分。    系统硬件设计    硬件平台结构见图1。系统中的UART和SDRAMController是SoPCBuilder内建的IP核库中的IP模块,通过AvalonBus和NiosⅡCPU相连。SoPCBuilder能自动产生每个模块的HDL文件,同时自动产生一些必要的仲裁逻辑来协调AvalonBus上各功能模块的工作。NiosⅡCPU是系统的核心,D驱动电路、A/D采样控制电路之间的工作时序,完成数据采集、存储和数据传输。SDRAM作为数据缓存器,软件程序和配置文件存储在外扩的Flash中。系统通过RS—232接口和计算机相连,D工作时要求驱动脉冲的幅值在11V以上(典型值为12V),D模块包含一个电平转换电路,将FPGA输出的电平转换成12V。      驱动电路设计    FPGA具有集成度高、速度快可靠性好及硬件电路易于编程等特点,D驱动电路和AfD采样控制电路在QuartusⅡ软件中编程实现,D和ADC所需的工作时序。    CCD驱动电路设计  TCDl03D是一种高灵敏度、低暗电流、D图像传感器。分辨率为11Bm,它在4路驱动信号作用下输出OS和DOS信号。正常工作时先输出64个哑元信号,然后连续输出S!-s2592有效像素单元信号。S2~9:信号输出后,又输出28个哑元信号,以后便是空驱动。DOS是补偿输出信号。4