移位寄存器66874.doc

文档介绍：移位寄存器
实验内容:运用VHDL设计1个带并行置数功能可以循环左移和右移的8位移位寄存器。
library ieee;
use ;
use ;
entity shift is
port(clk,en,rst:in std_logic;
q : out std_logic_vector(3 downto 0));
end entity;
architecture behav of shift is
signal q1: std_logic_vector(3 downto 0);
begin
process() begin
if rst='0'then q1<="0000";
elsif clk'event and clk='1' then
if en='1' then
if q1<9 then
q1<=q1+1;
else q1<="0000";
end if;
end if;
end if;
end process;
q<=q1;
end behav;