文档介绍：第6章
触发器及含触发器的PLD
触发器概述
特点
两个互补的输出端Q和
有两个稳定状态。
可以从一个稳定状态转移到另一个稳定状态。
种类
J-K触发器
R-S触发器
D触发器
T触发器
含有触发器的逻辑电路称为时序逻辑电路,其特性结构决定了电路具有如下特征:
①电路由组合电路和存储电路组成,具有对过去输入保持记忆的功能;
②电路中包含反馈回路,通过反馈使电路功能与“时序”相关;
③电路的输出由电路当时的输入情况和状态(对过去输入记忆的结果)共同决定。
RS触发器
基本RS触发器
图6-1 两种不同逻辑门组成的基本RS触发器
基本RS触发器
表6-1 或非门组成的基本RS触发器的真值表
R
S
Q
触发器状态
0
0
1
1
0
1
0
1
不变
1
0
0*
不变
0
1
0*
保持
置1
置0
不定
R
S
Q
触发器状态
0
0
1
1
0
1
0
1
1*
0
1
不变
1*
1
0
不变
不定
置0
置1
保持
表6-2 与非门组成的RS触发器的真值表
RS触发器
基本RS触发器
图6-2 基本RS触发器的仿真波形图
(a)或非门组成的基本RS触发器的波形图(b)与非门组成的基本RS触发器的波形图
钟控RS触发器
(a)电路结构
(b)逻辑符号
图6-3 钟控RS触发器
G2
G1
Q
S CP R
G3
G4
Q
Q
S CP R
S R
Q
Q
钟控RS触发器
CP
S R
Qn
Qn+1
功能说明
0
0
× ×
× ×
0
1
0
1
Qn+1 =Qn
保持
1
1
0 0
0 0
0
1
0
1
Qn+1 =Qn
保持
1
1
0 1
0 1
0
1
0
0
Qn+1 =0
置0
1
1
1 0
1 0
0
1
1
1
Qn+1 =1
置1
1
1
1 1
1 1
0
1
1*
1*
不允许
表6-3 钟控RS触发器状态转换真值表
钟控RS触发器的特性方程
(6-1)
钟控RS触发器
图6-4 RS触发器“空翻”波形图
RS触发器的应用
(a)
图6-5 开关触点抖动消除电路
B
VCC
Q
R2
R1
A
S
R
+5V
S
0V
R
Q
开关
接A
后
开关
离开
A打
到B
开关
接B
后
开关
离开
B打
到A
开关
接A
后
(b)
D触发器
电平触发型D触发器
图6-6 D触发器
(a)电路结构(b)逻辑符号
表6-4 D触发器真值表(CP=1时)
(6-2)