文档介绍：第3章存储器体系结构
内容提要:
随着计算机和微电子技术的发展,存储器无论是其器件还是体系结构都发生了很大的变化。本章首先介绍存储器层次结构、性能参数、多体并行存储器及磁盘阵列的基本概念与组成方式,然后讲述高速缓冲存储器Cache的组成与工作原理、虚拟存储器的构成与管理方式以及存储器保护措施。重点是存储器性能参数、多体并行存储器、磁盘阵列的组成方式、Cache的组成原理与地址映象、Cache的置换策略与主存更新、虚拟存储器组成与管理方式。难点是Cache的地址映象、Cache的置换策略与主存更新、虚拟存储器的组成与段页式管理。
第3章存储器体系结构
概述
高速缓冲存储器Cache
虚拟存储器
存储器保护措施
概述
存储器的层次结构
基本概念与性能参数
多体并行存储器
磁盘阵列
存储器的层次结构
存储器是计算机的主要部件之一,其容量、速度、价格是存储器设计时所要考虑的三个要素。近年来出现了许多种类型的存储器,它们各有特色,有的速度快,但容量小;有的容量大,但速度慢。一般而言,速度快的存储器容量小,位价格高。
目前,存储器按照存储介质可分为半导体存储器、磁表面存储器和光存储器等。其中半导体存储器容量小,速度快,位价格高,常用作主存。磁表面存储器有磁盘和磁带,属于非易失存储器,容量大,位价格低,信息可以长久保存。光存储器容量也很大,位价格也很低,信息也可以长久保存。
研究发现,程序在运行的过程中(80~90)%时间是在执行(10~20)%的程序代码,即局部性原理。表现为两个方面。
(1)时间局部性:如果一个存储项被访问,则该存储项可能很快再次被访问。
(2)空间局部性:如果一个存储项被访问,则该项及其相邻项可能很快被一起访问.
形成这种局部性的原因在于程序的顺序执行和所包含的循环程序。
为满足CPU对高速大容量存储器的需求,又不过高地增加成本。无论是巨型机、大型机、中小型还是微型计算机,都采用层次化的存储器体系结构,。
多层存储器结构
寄存器一般与CPU制作在一起,其速度与CPU一致,但数量有限。
高速缓冲存储器(Cache)一般由双极型器件构成,容量小,界于CPU和主存储器之间,速度与CPU匹配,用来存放(10~20)%的常用程序或数据。
主存多由半导体存储器构成,与CPU直接连接,容量较大。
外存由非易失的存储器构成,容量很大,有时也称为海量存储器,用来存储暂不执行的程序或不被处理的数据。
基本概念与性能参数
在CPU工作时,首先从Cache中读取指令或数据。如果能从Cache获得指令或数据,称为命中(Hit);否则称为未命中或者失效(Miss),这时需要访问主存,从主存中获取指令或数据,同时传送到上层的Cache中。
若在主存中未能获取指令或数据,则称访问主存失效或未命中,这时再去访问外存。
一般情况下,上层所存储的信息是下层存储器中的一个子集,或者说是下层的映像。在Cache与主存之间传送信息,常以块或者页为单位;在主存与外存之间常以文件为单位。为了说明各层之间的关系和一些基本概念,。
存储器层次关系
图中Mi表示不同的存储器,靠近CPU的(M1)速度快,容量小,位价格高;远离CPU的(Mn)速度慢,容量大,位价格低。若以Si、Ci、Ti分别表示存储器Mi的容量、位价格和访问时间,则:
Si<Si+1
Ci>Ci+1
Ti<Ti+1
①根据时间局部性,Mi级存储器一般只存放Mi+1级中近期使用过的数据块或页;
②根据空间局部性,在从Mi+1级存储器读取一个字并送往Mi级时,一般把该字所在的块或页整体送往Mi级,以提高CPU访问Mi级时的命中率。
常用参数有4个,即命中率、等效访问时间、平均位价格和访问效率,分别用H、T、C和e表示。
(1)命中率H
通常是把在Mi级访问成功的概率称为该级的命中率,用H来表示,一般用模拟的方法来确定,即测试程序,分别统计出访问成功的次数N1和不成功的次数N2,则命中率为:
H=
N1
N1+N2
若用F表示失效率或未命中率,则F=1-H
(2)等效访问时间T
等效访问时间也称为访问周期。以主存---辅存二级存储器系统为例,T1表示访问M1成功所用的时间(即一个读/写周期);Tm表示访问失效所用的时间,它不仅是访问M2所用的时间T2,而且要从M2中读出一个数据块(或页)送入M1,再从M1中读出所需要的字,因此Tm应当包括这一过程的全部时间。这样,主存---辅存构成的二