1 / 7
文档名称:

实验报告4-存储器.doc

格式:doc   大小:230KB   页数:7页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

实验报告4-存储器.doc

上传人:iris028 2019/4/16 文件大小:230 KB

下载得到文件列表

实验报告4-存储器.doc

相关文档

文档介绍

文档介绍:实验__四__姓名成绩实验日期任课教师【实验名称】存储器【目的与要求】计数器寄存器的使用掌握ROM和RAM的工作原理学会对ROM和RAM存取数据【实验内容】顺序地址修改器74161八D触发器74273bROMRAM将74161作为读ram低4位的地址来用【操作步骤】1、计数器(顺序地址修改器)74161,实际上是一个为可预置的4位二进制同步计数器计数器,74161的清除端是异步的。当清除端CLRN为低电平时,不管时钟端CLK状态如何,即可完成清除功能。74161的预置是同步的。当置入控制器LDN为低电平时,在CLOCK上升沿作用下,输出端QA-QD与数据输入端A-D相一致。对于54/74161,当CLK由低至高跳变或跳变前,如果计数控制端ENP、ENT为高电平,则LOAD应避免由低至高电平的跳变,而54/74LS161无此种限制。74161的计数是同步的,靠CLK同时加在四个触发器上而实现的。当ENP、ENT均为高电平时,在CLK上升沿作用下QA-QD同时变化,从而消除了异步计数器中出现的计数尖峰。对于54/74161,只有当CLK为高电平时,ENP、ENT才允许由高至低电平的跳变,而54/74LS161的ENP、ENT跳变与CLK无关。74161有超前进位功能。当计数溢出时,进位输出端(RCO)输出一个高电平脉冲,其宽度为QA的高电平部分。在不外加门电路的情况下,可级联成N位同步计数器。对于54/74LS161,在CLK出现前,即使ENP、ENT、CLRN发生变化,电路的功能也不受影响。管脚图:功能表:输入变量输出变量说明CLRNLDNENPENTCLKDCBAQDQCQBQARCO0××××××××00000异步置010××↑d3d2d1d0d3d2d1d0CO1CO1=ENT·QD·QC·QB·QA1111↑×××× 计数CO2CO2=QD·QC·QB·QA110×××××× 保持CO3CO3=ENT·QD·QC·QB·QA11×0××××× 保持0 仿真电路图如下:仿真结果如下:由仿真结果可以看出:CLK每来一个上升沿,计一次数。要让计数器从某个数开始计数时,可将这个数从D、C、B、A输入,让LDN=0,等CLK上升沿到来时该数输出到QD、QC、QB、QA。要计数时,可让CLRN=LDN=ENP=ENT=1,要保持则可以让ENP、ENT其中之一为0即可。2、八D触发器74273b其内部共有8个D触发器,D[8..1]为8个输入端,Q[8..1]为8个输出端,CLK为时钟,CLRN为清零端管脚如图所示仿真电路图如下:仿真结果如下:由仿真结果可知:CLRN=0时,输出为0。否则,当CLK上升沿到来时Q=D。3、ROM选择lpm_rom0,顺序设置5个数据在5个连续的存储单元中,然后读出这5个数据。可以先设置rom中的内容,即编辑*.imf文件,在此可以设置ROM有多少存储单元(字),每个字有多少二进制位,即字长是多少。然后选择器件时和刚才选的一样就可以了仿真电路图如下:仿真结果如

最近更新