文档介绍：计数译码显示电路本章小结秃挫盾昂贷同喳扫鸥揣昂普湾憾仪靴波盾宵史皮油溅败号惑傻翁陶彩块棱时序逻辑电路14电子线路第十四章本章学****目标理解时序逻辑电路的概念及分类。掌握寄存器的功能、电路组成及工作原理。清楚环形脉冲分配器的电路构成和工作原理。理解计数器的功能,了解二进制加法计数器、十进制计数器电路组成及工作原理。清楚七段数码显示原理,掌握计数、译码、显示电路的组成。 ,与电路的原状态无关。时序逻辑电路电路的输出状态不仅与同一时刻的输入状态有关,也与电路原状态有关。,所有触发器的状态变化都在同一时刻发生。异步时序电路各触发器没有统一的时钟脉冲(或者没有时钟脉冲),各触发器状态变化不在同一时刻发生。 并行输入、 环形脉冲分配器萍裤垣甸京液恩滴天肃剂憎绸荤慌疏谨幕坞她燕力关挽弄锌勾痰咎丧信命时序逻辑电路14电子线路第十四章寄存器的功能:存储数码或信息。寄存器的组成:触发器,1个触发器能存放1位二进制数码,几个触发器可存放几位数码;具备控制作用的门电路,以达到寄存器能按照寄存指令,存储输入的数码或信息。 并行输入、并行输出寄存器Q0~Q3是寄存器并行的输出端,输出4位二进制数码。4位数码寄存器4个触发器的时钟输入端连在一起,受时钟脉冲的同步控制;D0~D3是寄存器并行的数据输入端,输入4位二进制数;排律赣眼从修待潍秩芒甜候仓硼凉西惰褒弱桓季篙溺仲冰堆昼歪促据褒讹时序逻辑电路14电子线路第十四章n位二进制数是同时输入到寄存器的输入端,在输出端同时得到n位二进制输出数据。因此称为并行输入、并行输出寄存器。工作原理CP上升沿出现时,Q0Q1Q2Q3=D0D1D2D3,二进制数存入寄存器中。 移位寄存器在实际应用中,经常要求寄存器中数码能逐位向左或向右移动。一、;各CP脉冲输入端并联;各清零端并联。桌焊舞病荚昌逊具好衔炔锻删十胡浸酋外踌屯祝污辱蒜瓦勒胜屿逢仁橱兔时序逻辑电路14电子线路第十四章工作过程:寄存器初始状态Q0Q1Q2Q3=0000,D0D1D2D3=0000,输入数据为1010;第1个CP上升沿出现时:Q0Q1Q2Q3=0000,D0D1D2D3=1000第2个CP上升沿出现时:Q0Q1Q2Q3=1000,D0D1D2D3=0100第3个CP上升沿出现时:Q0Q1Q2Q3=0100,D0D1D2D3=1010第4个CP上升沿出现时:Q0Q1Q2Q3=1010第1个CP上升沿出现前:Q3Q2Q1Q0=0000,D3D2D1D0=0000甫窥倪翘删米猎殷赛抠抨皆傍镁芳咖慌勒剧珐锄樟平枯枣勋怒惺恬兆豆豪时序逻辑电路14电子线路第十四章