文档介绍：第 5 章处理器总线时序和系统总线
本章讲述:
处理器总线
IA-32处理器的工作状态
处理器时序
系统总线
处理器总线微处理器的引脚功能
8086微处理器是一个双列直插式、40个引脚的器件,它的引脚功能与系统的组态有关。
1. 8086 CPU的两种组态
当8086 CPU与存储器和外设构成一个计算机的硬件系统时,根据所连的存储器和外设的规模,8086可以有两种不同的组态。
若利用8086构成一个较小的系统时,即所连的存储器容量不大,芯片不多,所要连接的I/O端口也不多,则系统的地址总线可以由CPU的AD0~AD15、A16~A19通过地址锁存器8282芯片构成;数据总线既可以直接由AD0~AD15供给,也可以通过发送/接收接口芯片8286供给以增大总线的驱动能力;系统的控制总线就直接由CPU的控制线供给。这种组态就称为8086 CPU的最小组态,如图5-1所示。
若利用8086 CPU构成的系统较大,要求有较强的驱动能力,这样8086就要通过一组总线控制器8288来形成各种总线周期,系统的控制信号也由8288器件供给。这时,8086 CPU就处在最大组态,如图5-2所示。
在这两种组态下,8086引脚中的脚24至脚31具有不同的名称和意义,所以需要有一个引脚MN/MX来规定8086处在哪一种组态。若把MN/MX引脚接至电源(+5V),则8086 CPU处在最小组态;若把MN/MX引脚接地,则8086 CPU处在最大组态。
2. 8086 CPU的引线
8086微处理器的引线如图5-3所示。
AD15~AD0(输入/输出,三态)
这些地址/数据引线是多路开关的输出。由于8086 CPU只有40条引线,而它的地址线是20位,数据线是16位,因此40条引线的数量不能满足要求,于是在CPU内部用一些多路开关,使数据线与低16位地址线公用,从时间上加以区分。通常当CPU访问存储器或外设时,先要给出所访问单元(或端口)的地址(在T1状态),然后才是读写所需的数据(T2、T3、TW状态),它们在时间上是可区分的。只要在外部电路中有一个地址锁存器,把在这16条线上先输出的16位地址锁存下来就可以了。在DMA方式时,这些线浮空。
A19/S6、A18/S5、A17/S4、A16/S3(输出,三态)
这些引线也是多路开关的输出,在存储器操作的总线周期的T1状态时,这些线上是最高四位地址(也需要外部锁存)。在I/O操作时,这些地址不用,故在T1状态时全为低电平。在存储器和I/O操作时,这些线又可以用来作为状态信息(在T2、T3、TW状态时)。但S6始终为低;S5是标志寄存器中中断允许标志的状态位,它在每一个时钟周期开始时被修改;S4和S3用以指示是哪一个段寄存器正在被使用。
在DMA方式时,这些线浮空。