文档介绍：总线结构
1
总线结构Ⅰ
计算机系统大多采用模块结构,一个模块就是具有专门功能的插件板,或叫做部件、插件、插卡。例如,主机板、存储器卡、I/O接口板等。随着集成电路集成度的提高,一块板上可安装多个模块。各模块之间传送信息的通路称为总线。为便于不同厂家生产的模块能灵活构成系统,形成了总线标准。
一般情况下有两类标准,即正式公布的标准和实际存在的工业标准。
正式公布的标准由IEEE(电气电子工程师学会)或CCITT(国际电报电话咨询委员会)等国际组织正式确定和承认,并有严格的定义。
实际的工业标准首先由某一厂家提出,而又得到其他厂家广泛使用,这种标准可能还没有经过正式、严格的定义,也有可能经过一段时间后提交给有关组织讨论而被确定为正式标准。
2
总线结构Ⅱ
在标准中对插件引线的几何尺寸、引线数、各引线的定义、时序及电气参数等都作出明确规定,这对子系统的设计和功能的扩充都带来了方便。
总线有两类:
一类是连接计算机内部各模块的总线,如连接CPU、存储器和I/O接口的总线。常用的有ISA总线、EISA总线、VME总线、STD总线和PCI总线等。
另一类为系统之间或系统与外部设备之间连接的总线,常用的有EIA-RS232C串行总线和IEEE-488并行总线,USB通用串行总线等。
3
总线类型
总线的组织方法很多,基本上可分成单总线和多总线。
所有模块都连接到单一总线上,如下图所示。
总线类型有地址线、数据线、控制线和电源/地线。单总线具有结构简单便于扩充等优点。但由于所有数据的传送都通过这一共享的总线,因此在此处可能成为计算机的瓶颈。另外也不允许两个以上模块在同一时刻交换信息,这对提高系统效率和充分利用子系统都是不利的。为了提高数据传输率,并解决I/O设备和CPU、主存之间传送速率的差异,而采用多总线。
4
总线类型
2. 多总线
将速度较低的I/O设备从
总线上分出去,而形成系统
总线与I/O总线分开的双总
线结构。
根据同一思想,可以组成
三总线结构。在系统总线和
扩展总线之间增加一条高速
总线,将图形、视频和网络等
连到高速总线上, 而慢速I/O
设备仍连到扩展总线。
在图上增加了一个称之为
桥的电路。
5
总线组成
由于多个模块(或部件)连接到一条共用总线上,必须对每个发送的信息规定其信息类型和接收信息的部件,协调信息的传送;必须经过选择判优,避免多个部件同时发送信息的矛盾。还需要对信息的传送定时,防止信息的丢失。这就需要设置总线控制线路。
总线控制线路包括总线判优或仲裁逻辑、驱动器和中断逻辑等。
6
由于存在多个设备或部件同时申请对总线的使用权,为保证在同一时间内只能有一个申请者使用总线,需要设置总线判优控制机构。
主控器(主设备): 可以控制总线并启动数据传送的任何设备。受控器(从设备): 能够响应总线主控器发出的总线命令的任何设备。
通常CPU为主设备,存储器为从设备,I/O设备可以为主设备也可以为从设备。
总线判优控制按其仲裁控制机构的设置可分为:集中式控制和分布式控制两种。
总线控制逻辑基本上集中于一个设备(如CPU)时,称为集中式控制;而总线控制逻辑分散在连接总线的各个部件或设备中时,称为分布式总线控制。
7
总线判优控制Ⅱ
常用的优先权仲裁方式为
串行链接方式(如右图),其
基本原理与中断判优相似。
总线控制器使用三根控制
线与所有部件相连,它们是“总线请求”、“总线可用”、“总线忙”。与总线相连的所有部件经公共的“总线请求”线发出申请。只有在“总线可用”信号未建立时,“总线请求”才能被总线控制器响应,并送出“总线可用”回答信号,串行地通过每个部件。如果某个部件接收到“总线可用”信号,但没有“总线请求”,则将该信号传给下一个部件,否则,停止传送。该部件建立“总线忙”信号。去除“总线请求”之后,即可进行数据的传送。“总线忙”信号维持“总线可用”信号。“总线忙”在数据传送完后撤消,“总线可用”信号也随之去除。
可以看出,其优先次序是由“总线可用”线所接部件的位置决定
的,离总线控制器越近的部件其优先权越高。
8
信息在总线上的传送方式可分为同步和异步两种方式:
(1)同步通信。在同步方式下,通信双方由统一的时钟控制数据的传送,时钟通常是由CPU发出的,并送到总线上的所有部件。经过一段固定时间,本次总线传送周期结束,开始下一个新的总线传送周期。
(2)异步通信。利用数据发送部件和接收部件之间的相互“握手”信号来实现总线数据传送的方式称作异步通信方式。
在异步通信方式下,发送部件将数据放到总线上后,经过一定的时间延迟后,在控制线上发出“数据准备好”信号。而接收部件则应发“数