文档介绍：第7章基于FPGA的DSP开发设计
在基于FPGA的DSP开发中,Altera提出了基于FPGA的DSP开发平台。这样设计效率大为提高。由Altera与其合作伙伴AMPP(Altera Megafunction Partner Program)提供了针对DSP设计的各种用于硬件加速的IP核。每一个核都可以进行参数设置,以构成针对特定应用的硬件功能模块。
概述
在过去很长一段时间,DSP处理器是DSP应用系统核心器件的惟一选择。但DSP处理器由于自身硬件结构的特点,不适合于要求能进行结构特性随时变更的应用场合,在灵活处理各种算法时存在不足之处。主要表现在:
其硬件结构的不可变性导致了其总线的不可改变性。而固定的数据总线宽度,已成为DSP处理器一个难以突破的瓶颈。
DSP处理器大量运算顺序指令,需要耗费较多的时钟周期,使算法的处理达不到实时性要求。
在硬件加速方面,DSP无法根据特定的设计需要来作任何更改,特别是面向当今不断发生的各种技术标准和协议的变更。
使用固定的数字信号处理器,需要较多的外设,不利于集成度的提高。
DSP Builder功能简介与设计流程
DSP Builder是Altera公司在2002年推出的面向DSP的开发工具。它将MATLAB的Simulink 和 Quartus II 开发软件连接起来。设计人员首先在Matlab软件中进行算法设计,然后在Simulink软件中进行系统集成,最后将设计转换为硬件描述语言(HDL)文件,利用Quartus II软件中进行综合、编译仿真和硬件测试。
DSP Builder功能简介
DSP Builder开发平台具有一个友好的开发环境。它可以帮助设计人员创建一个DSP设计的硬件模型,以此来缩短DSP开发的周期。DSP Builder开发平台将Matlab的Simulink模块与Altera的DSP Builder模块和Altera的MegaCore功能模块组合在一起,从而使系统级的设计和DSP算法的实现连接在一起。
DSP Builder设计流程
DSP Builder设计首先在 Simulink中建立设计模型。设计模型建立之后,DSP Builder将设计转换为Verilog HDL或VHDL硬件描述语言。随后,DSP Builder调用Quartus II的相关功能完成综合、布局布线等工作,还可使用SignalTap II在DSP Builder中在线调试。利用DSP Builder完成DSP 应用设计的设计流程,。
基于DSP Builder技术的设计示例——调幅电路
DSP Builder技术和Matlab/Simulink技术相结合,可以用图形化模式方便、清晰地建立DSP处理系统的模型,并在Matlab环境中进行算法及仿真。本节以调幅电路的设计为例,介绍这种设计方法。
在Matlab/Simulink中建立算法模型
根据调幅电路的工作原理,建立设计框图,。
准备工作
在使用DSP Builder技术做设计之前,需要做一些准备工作。具体步骤如下:
在新模型窗口中添加单元模块
接着就需要根据设计原理图在新模型窗口中添加单元模块,对模块进行参数设置以符合需要。设计中的绝大部分模块都能在库中找到,一些特定模块可以自己设计。下面是本例中添加单元模块的步骤:
在Simulink环境中仿真
Simulink仿真只是理论上的仿真,和实际电路无关。为了完成设计还需要转换成VHDL语言,在FPGA开发软件上做进一步仿真。