文档介绍：基于 FPGA 动态可重构技术的
仿生容错系统的设计

(信息工程学院电子信息工程专业王宁)
(学号 1999132248)

内容提要:本文是在基于 SRAM FPGA 的 MuxTree 结构模型的基础上,进行了对一位
可容错全加器的设计和实现。文中介绍了 MuxTree 结构模型,并给出了基于 MuxTree 结构
模型全加器的设计过程及系统逻辑构成。同时,对该容错系统进行了功能和时序仿真。验证
了于 MuxTree 结构模型容错系统的可行性。
关键词:MuxTree,全加器,容错系统
教师点评:本论文涉及一种新型的原胞级仿生容错系统模型的原理与设计研究,是国
家自然科学基金项目《现场可编程门阵列系统动态可重构设计的关键问题研究》
()的项目研究中的重要研究内容之一。该同学在项目研究中具有较强的理论
知识综合能力和动手实验能力,不仅系统地研究了 MuxTree 的结构模型和工作原理,而且
成功地在 SRAM FPGA 上进行二次模型的设计与实现,并且验证和讨论了 MuxTree 结构模
型的数字容错系统构成的可行性。该同学工作中态度认真,学风严谨,具有较强的进一步深
造的学习潜力。该论文已发表于《半导体技术》(中文核心期刊)2003 年 5 月。
1、 SRAM FPGA 的 MuxTree 结构模型简介
MuxTree结构模型是基于多路复用器基础上的一种新型FPGA。由于MuxTree结构模
型阵列能容易地配置成二叉判定图BDD[1],而BDD是逻辑函数的有效表示方法,所以
MuxTree结构模型理论上可以实现所有的数字电路基本单元。MuxTree结构模型基本单元包
括三个部分:可编程功能模块FU,可编程长距离连接模块SB和配置寄存器CREG。如图1
所示。

图1 SRAM FPGA的MuxTree结构模型的基本单元结构

可编程功能模块是由一个多路复用器实现的,D型触发器F用于实现时序功能,单元的
输出是组合还是时序由配置信号S控制。在MuxTree基本单元中有两套独立的连接线路,一
个是短距离连接线路(图中黑色的),另一个是长距离连接线路(图中灰色的)。可编程功
能模块与连接模块的配置信号保存在配置寄存器中。整个电路的配置信号数据流决定电路的
功能。详细描述可参见[2]。
1
2、 SRAM FPGA的MuxTree结构容错模型
MuxTree结构容错模型的设计主要是通过自检测和重配置两个步骤。它的设计原理是先
通过自检测发现错误,然后杀死出错的MuxTree,并将出错的MuxTree模型的配置信号重新
配置到冗余的单元中。
MuxTree容错模型的自检测
容错系统首先都是要实现自检测功能。这里自检测要求是:要能实现错误检测和错误
定位,并且自检测逻辑电路要分散在MuxTree各个基本单元中。
对于可编程功能模块,由于它的规模比较小,所以通过完整的备份电路进行测试。用
两个相同的子电路,对它们的输出进行简单比较就能检测出故障。同时为了保证电路在修复
后不会丢失检测到故障时所存储的信息,又引入了触发器的第三个副本和一个2-3的判决器。
对于配置寄存器,因为基本单元的配置在电路编程