文档介绍：中国科学技术大学
硕士学位论文
多线程处理器体系结构模拟器的设计和实现
姓名:路放
申请学位级别:硕士
专业:计算机系统结构
指导教师:安虹
20050501
摘要当前,传统的采用指令级并行的微处理器体系结构正在出单线程单核向多线程多核发展,主流的体系结构模型有同时多线程砥骱偷バ酒处理器P停钟械母髦殖炅拷峁鼓D馄饕丫荒苁と涡碌难芯咳务。为了支持对虲体系结构技术的深入研究,我们在广泛使用的超标量体系结构模拟器的基础上;通过对虲处理器结构关键特性进行适当地抽象,开发出了逑到峁沟哪D馄鱋和体系结构的模拟器1疚淖芙崃宋颐秦⒎⒄饬礁瞿D馄鞯纳杓扑枷牒实现方法。本文主要的研究内容和成果包括以下几个方面:芙岽砥魈逑到峁的软件模拟技术,分析各种多线程处理器体系结构的模拟器。杓坪褪迪砥髂D馄鱋,关键特性包括峁沽魉叩南喙厣杓疲程上下文的表示和取指令策略的模拟方法杓坪褪迪諧处理器模拟器丶匦园ǹ膳渲玫慕峁鼓P停诖娴刂房占涞睦┱狗椒ǎ蚕二级哪D结合对虲结构低车男阅芷拦溃别验证了蚈模拟器的正确性和可用性。初步的应用研究表明,蚈两个模拟器能够较好地平衡模拟性能、灵活性和精度三个基本设计目标,实现了执行驱动、易于扩展指令集结构、良好的用户接口、灵活的软件结构等设计要求,适于评估广泛的和逑到峁股杓瓶占洹关键词:处理器模拟器;同时多线程;单芯片多处理器:软件模型;结构模型性能评估中困科学技术人学顺学位论史
瓵,籆,.,籗籄籔多线程处理器体系蚺构模拟的设汁和实现猵猯—,畉猵.。,’甌瑃,.琭甀瑄.:籗
⑿屑际醯木窒扌近二十年来,微处理器借助微电子工艺和体系结构的进步获得飞速的发展。伴随着性能的提高,微处理器的应用在多媒体、网络、大型数据库、高性能计算、人工智能等各个领域都取得了巨大的成功。产生了良好的经济和社会效益。。当前,随着工艺和应用模式的发展,无论是高端还是低端,通用还是嵌入式,传统的采用指令级并行的微处理器体系结构征在由单线程向多线程、单处理器向多处理器核发展。由于线程级并行处理器体系结构的发展,传统的单线程单处理体系结构模型正逐步转向多线程多处理体系结构模型,广为流行的超标量结构模拟器已经不能胜任新的研究任务。本课题在广泛地调研当前处理器体系结构研究现状的基础上,分析多线程处理器的特点,特别是同时多线程,体系结构【和单芯片多处理器,】。为了支持对际鹾单芯片多处理器体系结构技术的深入研究,我们在广泛使用的超标体系结构模拟器的基础上,通过对多线程结构的关键特性进行适当地抽象,开发了蚈两个多线程处理器体系结构模拟器。传统的超标量处理器采用指令级并行的方法【,其利用芯片中额外增加的晶体管资源从单个串行的指令队列中寻找不相关的指令,提高每个时钟周期程序的并行度,从而提高机器的性能。不幸的是,在当前广泛的网络和桌面应用中,单一线程中本身固有的相关性制约了指令级并行性的丌发,访存延迟、控制相关和数据依赖的限制使得指令级并行性的开发代价越来越昂贵。传统的超标量处理器虽然增加了大量的逻辑电路。但却无法找到合适的独立指令柬执行,同时准确的并行化所带来的代价也不容忽视,这包括芯片面积的增加,设计和验证时间的延长以及各种影响性能的副作用。未来通用处理器性能的提高要求处理器在同一时钟周期执行更多的指令,传统的指令级并行已经无法提供更多的性能空间。多线程处理器体系结构横拟器的设计和实现琁
⑿屑际醯姆⒄工艺的发展带来的机遇和挑战微处理器性能的提高主要依靠两条途径:一是半导体工艺的进步,二是处理器体系结构的发展。在下一个十年,半导体工艺技术仍将继续推动处理器的时钟频率和集成度稳步提高。多年以来,芯片产业一直按照摩尔定律在飞速发展,即单位面积芯片上的晶体管数量大约每个月增加一倍。到年,高性能处理器在单芯片上将集成亿只晶体管【。对于处理器体系结构设计人员而者’,采用什么样的策略来充分利用这样充裕的硬件资源,实现更高的性能将是微处理器体系结构研究面临的一个巨大的机遇和挑战。对于超标量技术而苦,实现更高的性能意味着更宽的发射宽度、更高的主频以及更深的流水线设计。但是超标量结构集中式的组织方式从根本上限制了这些要求。尽管超标量处理器每个时钟周期发射多条指令,但是带宽仍然很低,无法达到足够的指令级并行性。这主要是由访存时延或者流水线损失纾喔鍪钟周期才能完成的指令鸬摹4砥骱说乃俣群痛娲⑵魉俣戎涞牟钜焓沟存储时延成为了提高处理器性能的主要障碍,同时也使得处理器资源不能得到充分利用。无论是寄存器重命名技术支持的乱序执行,还是超标量技术中共同的寄存器旁路逻辑的设计,都要求分布式设计来打破集中控制瓶颈【俊5淠诓扛丛的数据通路的延迟是与