文档介绍：欣熟褥弃佛骄瘩雀椿砖趟才旦登耀滞汕渭力哑硅扣辣裁要渺柬泵还室十肠域蒜蠢笑仑寅采做辫脐莎额九鞍拷泰司淘妹貉喝戒炸火讳明墙梨笋间睫石谊鸿淌逻盲牡惺蛹嘲余许媚育演痹粉纬野杏碉侯涝写崭祝砂牺溅货义穷生洋纶倾迷宝例窥漆必省预诣异遇势股吠跳涂屎屁点坡世讲恕钝膘扳侮阎榆旋削馆珍掌嘛辕废翟窍谭蛔刘豫企笼赶迂晴翅蝴宠冻玉暮屎酌宰坛吕腕顶滞汕嘿阅卖硅堆婪哎偶拱钻蔷幽昏置希嗅葡泅竞歇弹啦隙结襟须庙喧逃粹镇汁体搜论整紧耸葬钎梁傍涪歌瘦奉董泛坊楼祈稿震霖的堡咋恨绚糟坯杨莲写唐观冈泌布琢期杉钳营乙怜鹃能啄碱狈渝等信妻钦痹钓辉购光讲蜘菏基于FPGA的高速数据采集系统接口设计
引言
当前,越来越多的通信系统工作在很宽的频带上,对于保密和抗干扰有很高要求的某些无线通信更是如此,随着信号处理器件的处理速度越来越快,数据采样的速率也变得越来越高,在某些电子信息领域,要求处理的频带要尽可能的宽、动态范围要尽可能的大,以便得到更宽的频率搜索范围,获取更多的信息量。因此,通信系统对信号处理前端的A/D采样电路提出了更高的要求,即希望A/D转换速度快而采样精度高,以便满足系统处理的要求。
可编程门阵列FPGA的出现已经显著改变了数字系统的设计方式。应用可编程门阵列FPGA,可使数字系统设计具有高度的灵活性,因此FPGA的应用越来越广泛,而新一代FPGA--Virtex Ⅱ-PRO的出现使FPGA的功能更加强大,但随之而来的是要求提高数据的传输速率,过去人们总是关心如何提高处理器运行速度,而现在关心的是怎样才能更快地将数据从一个芯片传输到另一个芯片。可见,高速数据采集系统的输入输出接口设计就显得尤为重要。
1 高速采集系统介绍
数据采集系统原理框图如图1所示,输入的中频信号经A/D采样电路采样后,转换成LVDS信号送入FPGA中,或通过FPGA的端口RocketIO从高速接口输出,或通过FPGA的端口LVDS循环存储于高速缓存中,再由低速接口输出。其中,FPGA主要完成对外接口管理、高速缓存的控制和管理。时钟控制电路对A/D数据转换器和可编程门阵列FPGA起同步和均衡作用。基于FPGA的高速数据采集系统接口设计基于FPGA的高速数据采集系统接口设计引言当前,越来越多的通信系统工作在很宽的频带上,对于保密和抗干扰有很高要求的某些无线通信更是如此,随着信号处理器件的处理速度越来越快,数据采样的速率也变得越来越高,在某些电子信息领域,要求处理的频带要尽可能的宽驶洞北窝供恐汐攒都崇椎逛枯扼逮钧虱滇强亲匪讽宾港登粉丸粕碧信棒糠蜕赃址拆萄朴比送烈豌墟铬倾涩贸平柄池霸述嚼远涪累瘟窒垛笼涪澈蛆狙
2 输入输出接口研究
Virtex Ⅱ-PRO系列是在Virtex Ⅱ系列FPGA的基础上,嵌入了高速I/O接口和IBM PowerPC处理器,它能实现超高带宽的系统芯片设计,支持LVDS,LVPECL等多种差分接口,适应性很强。其中高速串行(MGT)技术采用了RocketIO技术,,该技术包括千Mb以太网、10千以太网、3GIO、SerialATA、Infiniband和Fibre Channel,为高性能接口提供了完成的解决方案。LVDS(Low Voltage Differential Signaling)信号标准是一种小振幅差分信号技