文档介绍：北京工业大学
硕士学位论文
数字信号处理系统芯片的可测试性设计技术研究
姓名:邓璐
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:吴武臣
20070501
】蓅啪迪窒低承酒刹馐孕灾械牟馐苑梦驶黜要摘颻【珹过程中减少由于辢谥和钡园饨峁硼邳。为了在测试中提高对芯片内部电路的可控制性昀姆涂晒鄄庑闙时枰T诘缏凡馐允倍钔饧尤胍恍┳庞糜诓馐缘牡缏罚蕴储器内建自测试和扫描链譪际跏迪謘可测试在自动测试向量生成咖崩设计、制备和测试是集成电路产业中不可分割的三个主要环节。随着技术的不断进步和深亚微米工艺的出现,集成电路的特征尺寸不断缩小,规模和工作频率不断提高,设计复杂性也不断增加。这些都对测试提出了更高的要求。高电路的可测性。由此产生了集成电路可测试性设计技术郌叫,,近几年来,这一领域的研究越来越受到重视。本文首先对当今集成电路可测试性设计的发展及所面临的问题进行了详细的讨论,然后通过研究故障模型和各种可测试性设计方法,讨论了可测试性设计的原则和标准。,并达到可测试性设计的要求。论文中讨论了多种可测试性设计技术,并将这些技术应用于。自数字信号处理芯片的可测试性设计工作中。本文的一个研究重点是如何利用存性设计中的测试源和测试收集结构;另一个重点是如何采用边界扫描技术本文对纯数字逻辑采用插入扫描链的设计技术,并通过修改电路或插入测试点的方法提高故障覆盖率。本文还研究了数字逻辑和存储器混合的口核的可测性设计。对存储器测试采用最常用最有效的存储器内建自测试的方法,为了譶存储器而产生的阴影逻辑对故障覆盖率的影响,采用了黑盒方法、插入测试逻辑和存储器等效模型的方法并进行比较,最终使故障覆盖率达到.%。本文还采用了边界扫描结构实现测试访问机制,并设计了各个口核的测试调度电路,从而增加对嵌入于系统中的口核的可控制性和可观测性。最后是对本课题的研究成果进行总结,并对进一步的研究工作进行展望。关键词可测性设计;馐越峁梗淮娲⑵髂诮ㄗ越κ裕簧枇矗槐呓缟
誱噼,醚猚蔫磍緈【口撸轉艽“回衖癮绺緀锄趃砌;6連弧薰耤;﹕&强搬址韶,鷒脚趾鷅蕖轪吡托羽协锄乳如劬哪蛔吐閐琫∞瑆絥譹尽綾暄抻呲讲啊蒘血Ⅱ硝,嘣鷄辴何托畸餷阛鷌血綶∞驴血鷆鴇鲷西齞鏴隓∞趾鱬埘拗海画÷曲目幻,皁∞讲雜嚣鼹盯:“怒黜临∞】唱.,砿辀陀衪Ⅱ痬王:蚰鐂鵤鑞】即∞血瞖剐宅琺觟讲弥舤篴母伽曲范騦甌譱玎缸豫籬也絟,.%.缸騮.∞.騦窟膙代玎ⅲ甌甇.輋冗抛鑜醠∞猙Ⅱ玎Ⅱ
导师签名:鬯芩签名:虫遮签名:膏旌日期:剑.“独创性声明关于论文使用授权的说明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获锝北京工业大学或其它教育机构的学位或证书而使用过的材料。、使用学位论文的规定,即:学校有权保留送交论文的复印件,允许论文被查阅和借阅;学校可以公布论文的全部或部分内容,可以采用影印、缩印或其他复制手段保存论文。C艿穆畚脑诮饷芎笥ψ袷卮斯娑
%测试过程应用于半导体产品的制造过程,不论这种产品的形式是单个管芯还是封装好的成品元件,其主要目的都是为半导体成品质量与可靠性提供一种度量。因此,测试对于确保集成电路产品的质量是必不可少的。测试的过程如图所示。测试的目的是为了检验制造后的产品是否有故障。要测试电路,首先需要建立故障模型。对于数字电路而言,故障是有问题的电路在逻辑级的描述。故障模型有两种:描述影响元器件问连接的故障模型和描述可能改变元器件真值表的故障模型。在确认故障模型后,可以生成针对被测电路的所有要检测的故障的故障列表。但是大规模集成电路的此表会非常长,并且其中的多个故障可能用相同的颡韵蛄考觳獾健4耸保梢允褂霉收系燃酆凸收现涞姆椒ǘ怨收狭斜斫压缩【¨。然后迸行故障模拟,常用于故障模拟的算法有:串行故障模拟、并行故障模拟【俊⑼蒲莨收夏D狻取U飧龉淌墙ü收狭斜碇械墓收霞尤氲降缏访枋中,并施加测试向量,分析和比较被测电路的输出响应与理想响应,就可以测试给定的故障出现的条件并生成测试向量集。故障模拟的过程如图尽在进行故障模拟生成测试向量时,故障模拟器从故障列表中选定一个故障,并从测试向量集中选定输入激励施加到被测电路中。如果模拟后有故障和无故障电路的响应不同,且故障出现的条件也符合,则选定的输入激励就是检测该故障的测试向量,保存测试向量并将该故障从故障列表中剔除,然后选择下一个故障重复