文档介绍：assign RX_Data = rData;
assign RX_Done_Sig = isDone;
/***************************************************************************/
Endmodule

Rx_module框图如下。
图31 Rx_module框图
该模块为组合模块,组织一切以后只保留的输入输出有:输入信号RX_Pin_In 和RX_En_Sig:输出信号RX_Data 和RX_Done_Sig。在整个系统中, 扮演着“配置波特率”, 的工作则对“数据作出过滤”。程序如下:
module rx_module
(
CLK,RSTn,
RX_Pin_In, RX_En_Sig,
RX_Done_Sig, RX_Data
);
input CLK;
input RSTn;
input RX_Pin_In;
input RX_En_Sig;
output [7:0]RX_Data;
output RX_Done_Sig;
/******************************/
wire H2L_Sig;
detect_module U1
(
.CLK( CLK ),
.RSTn( RSTn ),
.RX_Pin_In( RX_Pin_In ),
.H2L_Sig( H2L_Sig )
);
/*********************************/
wire BPS_CLK;
rx_bps_module U2
(
.CLK( CLK ),
.RSTn( RSTn ),
.Count_Sig( Count_Sig ),
.BPS_CLK( BPS_CLK )
);
/************************************/
//wire Count_Sig;
rx_control_module U3
(
.CLK( CLK ),
.RSTn( RSTn ),

.H2L_Sig( H2L_Sig ),
.RX_En_Sig( RX_En_Sig ),
.RX_Pin_In( RX_Pin_In ),
.BPS_CLK( BPS_CLK ),

.Count_Sig( Count_Sig ),
.RX_Data( RX_Data ),
.RX_Done_Sig( RX_Done_Sig )
);
/*****************************************/
Endmodule
control_module .v
Control_module框图如下。
图32 Control_module框图
控制模块的核心功能。一开始的时候将isEn 设置为逻辑1, 这个标志寄存器驱动着RX_En_Sig。已经进入就绪状态, 等待着RX_Done_Sig 反馈。一旦一帧