文档介绍：湖南大学
硕士学位论文
VHF频段无线接收BICMOS芯片的可变带宽锁相环电路设计
姓名:李湘春
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:胡锦
20070525
硕士学位论文
摘要
随着集成电路工艺和通信技术的飞速发展,低功耗、单芯片 VHF 频段
(76MHz-108MHz)的 FM(Frequency Modulation)接收芯片广泛应用于调频立体声广播
接收、家庭安防系统、汽车门禁系统等领域。锁相环电路作为 FM 接收芯片中的重要组
成部分,对整个 FM 接收机的信噪比具有很大的影响,因此对锁相环电路的研究具有非
常重大的研究意义。
本文以应用于VHF频段(76MHz-108MHz)的FM接收芯片中的锁相环研究为出发
点,根据FM接收机对锁相环频率综合器的性能要求,提出了解决锁相环锁定时间和相
位噪声矛盾可变带宽锁相环的设计。设计了基本消除“死区”的鉴频鉴相器与电荷泵电
路,其中鉴频鉴相器的输出采用互补输出结构;电荷泵电路采用全差分结构,这样能够
很好的抑制共模干扰,同时用MOS有源负载替换原来的电阻大大减小了芯片的面积;可
编程分频器的结构上,采用除2/3双模分频器的结构,有利于版图的模块化设计,加快了
设计时间。电路设计上采用电流模逻辑(Current Routing Logic),这样通过尾电流逐级递
减很好的降低了可编程分频器的功耗;压控振荡器采用有源负阻LC振荡器,外接高Q值
电感和可变电容有效减小了芯片面积及相位噪声。锁相环的整体仿真中用模拟电路语言
Verilog− A对压控振荡器和可编程分频器进行建模,缩短了仿真时间,并且使锁相环能够
实现闭环仿真。整个芯片仿真中用Verilog− A对立体声信号源建模,使得仿真可以更加
真实的模拟现实环境。
最后,通过对 FM 接收芯片的仿真表明,本文设计的锁相环频率综合器电路锁定时
功耗达到 12mW(电源电压为 3V),锁定时间tmssettle ≤1 、信道切换时间tmsswitch < 、
相位噪声-******@1MHz,完全符合 VHF 频段(76MHz-108MHz)的 FM 接收芯片对
频率综合器的要求。
关键词:VHF 频段;频率综合器;带宽可变;FM 接收机
I
VHF 频段无线接收 BICMOS 芯片的可变带宽锁相环电路设计
Abstract
With the development of integrate circuit munication technology, low power
and single chip FM(Frequency Modulation)receiver, which works at VHF band
(76MHz-108MHz), is widely used in the field of FM stereo broadcast, domestic security and
defensive systems, entrance guard systems. PLL(phase locked loop) as the core of the
receiver which has the great influence on SNR of FM receiver, so the research on the PLL
circuit has the great significance on it.
The purpose of this thesis is to research the PLL frequency synthesizer suitable for FM
receiver. Based on the specification of synthesizers, advance Adaptive-Bandwidth PLL design
which have settled the contradiction between acquisition time and phase noise. The PFD is
designed for no dead zone and the outputs of PFD plementary output. The charge
pump circuit adopts fully difference structure which can mon mode disturber
perfectly and the area is decreas