文档介绍：ponent(RF)L2:SignalL3:GNDL4:Signal(重要信号)L5:GNDL6:SignalL7:SignalBottom:LCM,KEYPCBDate36层(HDI)ponent(RF)L2:SignalL3:GNDL4:Signal(重要信号)L5:SignalBottom:LCM,KEYPCBDate4PCB叠层的选择1:单面器件,另一面只有电池或LCM等器件的要可以做6层板。2:半截板,L型板,U型板,镂空板等板型怪异,两面有器件对着的板子一定要做8层板。PCBDate5BaseBand和MCP布局如图,BaseBand和MCP的P1脚采用如下的相对位置放置,两者之间留些位置方便走线,最好能有3mm以上。电容的位置要一组组分散在电源pin附近。在Layout的时候要优先做好电源层和地。保证电源和地的完整。Date6DDR布线次序在DDR部分走线的时候,建议按以下的顺序来布线:首先确定VDDMEM的电源平面和相邻层的地。电源平面先画好(6层板建议在L5层,8层板建议在L7层,TOP层是器件层)。数据线CLKDP,DM走线。地址线和控制线对于DDR的部分,一般数据线走在L1,L2层(表层的信号线尽量的短)。地址线,控制线走在L4层。Date7DDR电源平面VDDMEM一定要做电源平面(在BB的MCP区域和DDR区域,简单的说就是DDR的信号线到的地方都需要),,对8层板(器件在top层),最好在L7层(相邻的L8层是地).对6层板(器件在top层),最好在L5层(相邻的L6层最好是地).,,分散在DDR的周围,电容的地管脚要有地空到主地层。Date8DDRCLKDDR的CLKDP,DM要差分走线,并完全保护好。DDR的CLK走线不能在表层走长线,要走到内层。Date9DDR数据线DDR的数据线总共有4组,BYTE0:DQ0~7,DQS0,DQM0;BYTE1:DQ8~15,DQS1,DQM1;BYTE2:DQ16~23,DQS2,DQM2;BYTE3:DQ24~31,DQS3,DQM3;走线要组内一起走,并满足等长要求。走线尽量在L1,L2层完全走完。Date10