文档介绍：实验九 触发器逻辑功能测试及应用(一)一、实验目的:1、掌握基本RS、JK、D、T和T′触发器的逻辑功能;2、学会验证集成触发器的逻辑功能及使用方法;3、熟悉触发器之间相互转换的方法。二、实验原理:触发器是数字系统中广泛应用的能够记忆一位二进制信号的基本逻辑单元电路。触发器具有两个能自行保持的稳定状态,用来表示逻辑“1”和“0”。在不同的输入信号作用下其输出可以置成1态和0态,且当输入信号消失后,触发器获得的新状态能保持下来。根据触发器的逻辑功能的不同,又可分为RS触发器、JK触发器、D触发器、T触发器、T′触发器等。1、基本RS触发器:图9—1是由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。具有置0、置1和保持的功能。基本RS触发器也可以用两个或非门组成,此时为高电平触发有效。图9—1基本RS触发器:2、JK触发器:本实验采用74LS112双下降沿触发的JK触发器,具有各自独立的直接清零、置1、计数、保持的功能。引脚功能如图9—2所示。JK触发器广泛用于计数、分频、时钟脉冲发生等电路中,它的特征方程是:图9—2为74LS112引脚排列图       图9—3为74LS74引脚排列图3、D触发器:在输入信号为单端的情况下,D触发器用起来最为方便,广泛应用于数据锁存,移位寄存,分频和波形发生等。本实验使用的74LS74(见图9—3)为双上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前输入端的状态。它的状态方程为:4、不同类型时钟触发器间的转换:在实验过程中,大多使用的为JK触发器和D触发器,往往各种的触发器都会有需求,可以利用转换的方法获得具有其他功能的触发器。图9—4为JK触发器转换为D、T、T‘触发器的转换电路。图5—5为D触发器转换为JK、T、T触发器的转换电路。图9—4为JK触发器分别转换为D、T、T‘触发器的转换电路图9—5为D触发器分别转换为JK、T、T′触发器的转换电路三、实验仪器与器件:实验仪器设备:数电实验装置 数电实验单元模块集成块:74LS112 74LS74  74LS04  74LS08 74LS02  74LS86四、实验内容与步骤:1、基本RS触发器逻辑功能的测试:按图9—1用两个与非门组成基本RS触发器,异步输入端接逻辑电平开关,输出端Q接逻辑电平显示,改变输入端的状态组合,观