文档介绍：北京工业大学
硕士学位论文

姓名:万昌盛
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:于忠臣
20090501
⋯皇曼寡摘要计具有参考意义。而本设计中的难点,也是最具创新的部分——时钟数据恢复模随着芯片设计技术的不断进步,特别是大容量存储设备的广泛使用,使得高速总线的应用越来越广泛。际跏且恢指咚俅薪涌谧芟呒际酰捎谄渚有易用、高传输速率、向下兼容、扩展丰富、接口供电、支持热插拔、功耗低等特点,使得其成为目前在计算机外设以及高速存储设备上使用最多最被看好的一项技术,它具有广阔的发展前景。而随着芯片设计越来越复杂,要想在规定的时间内达到设计目标也越来越困难,为此出现了设计流程规范,芯片设计通过遵守设计流程,每一步都达到设计要求,这样在遵守时间的同时得到高可靠性,这样以设计流程为基础对锢聿阈酒猩杓疲渚哂泄憷ǖ氖谐前景和现实意义。本论文通过分析椋乇鹗鞘辗⑵骱甑ピ=涌琔部分协议,对传统的系统架构进行了改进,总体结构分为三大部分:模拟部分;时钟域数字逻辑,包括位填充和反位填充、反转不归零编解码琋和解码、串并和并串转换中的移位寄存器、发送和接收状态机、时钟数据恢复模块等;时钟域数字逻辑部分,主要包括串并和并串转换中保持寄存器、串行接口引擎,接口转换逻辑等。其中数字部分以时钟作为系统时钟,对于发送和接收模块,采用门控时钟的方法来降低系统功耗,对具体电路的设计采用以面积换时间的方法设计高速电路。本论文设计难点在时钟数据恢复模块,通过比较分析业界流行的时钟恢复方法:模拟际鹾凸裳际酰治銎溆湃钡悖此基础上提出结合这两种传统方法的方法,设计出兼具结构简单和恢复速度快的优点的自动反馈调节时钟恢复电路,此电路利用了锁相环中的延时单元来实现。其主体部分为数字逻辑实现,设计简单可靠,且降低了功耗。最后通过仿真验证设计,其完全满足设计要求,并给出了物理综合结果。本论文是一个完整的前端设计。从系统架构的选择和设计,到最后综合给出门级网表,采用业界最流行的设计流程和项目管理方法,,捌渌咚俅凶芟咧校Mㄓ玫氖敝踊指吹缏设计提供了第三套解决方案,简化了此类芯片的设计难度,具有广阔的市场前景和学术价值。关键词高速串行总线:籙菏敝踊指矗环抡!曼曼曼曼曼事綢甀。
瓵...甌.,北京工业大学工学硕士学位论文,瑃·甀琱.—.瓵,瓹甀瓵琔.,猻,瑃,...Ⅱ
瑚珻籙;;;甌,·.,.,誻甌甀.
签名:丕毖导师签名:虿叁亟嗍聊醐签名:汤岛鲨之日期:.堡乒车￡固谀独创性声明关于论文使用授权的说明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特另/员曜⒑椭滦坏牡胤酵猓畚闹胁话渌人已经发表或撰写过的研究成果,也不包含为获得北京工业大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。本人完全了解北京工业大学有关保留、使用学位论文的规定,即:学校有权保留送交论文的复印件,允许论文被查阅和借阅;学校可以公布论文的全部或部分内容,可以采用影印、缩印或其他复制手段保存论文。C艿穆畚脑诮饷芎笥ψ袷卮斯娑
第滦髀高速串行总线简介近距离宽带通信一般可以分为两种,即串行方式和并行方式,并行方式是指多位数据和同步时钟并行传输。串行方式是指将字节信号逐位传输,不使用额外的同步时钟信号,靠接收端来恢复时钟同步数据】。两者的区别比较明显,并行方式在短距离低速率的应用上比较多,随着通信距离及数据吞吐量的增加,并行方式的实现成本成指数增长,距离的增加使得并行电缆的多股线芯之间,电子干扰越来越严重。速度的提升又让线芯之间的数据同步产生问题。并行数据位宽的增大带来额外的芯片管脚成本和瓢娴睦选6捎么惺荽洌环境简单,信号相对干净,通信潜力大。正是因为这些优势,使得高速串行总线成为了时下主流,俊高速串行总线就其应用领域主要分为工业通信领域和消费电子领域,在工业通信领域,产品的可靠性和稳定性是最主要的要求。由电子工业协会珽⒉嫉腞、.癛等被广泛使用,,采取单端通信即不平衡传输方式,传送距离可达米,最高速率为,。而在消费电子领域,影响最大的是际酢F渥畲筇匦允侵С即插即用和热插拔功能。在微软操作系统中,任何一款标准的璞缚梢栽任何时间、任何状态下与计算机连接,并且能够马上开始工作。除了际跬猓谙训缱恿煊蚧褂行矶嗥渌咚俅凶芟呒际酰饕分为便携式外设总线和计算机内部总线。在外设总线上与赫罴ち业牡属火线接口,是一种与平台无关的串行通信协议,由电气与电子工程师协会暾街贫。其具有很多优点,首先,它是一种纯数字接口