文档介绍：湖北工业大学
硕士学位论文
数字视频监控系统中信道编码系统的研究与设计
姓名:石小磊
申请学位级别:硕士
专业:电力电子与电力传动
指导教师:邹玲
20100501
湖北工业大学硕士学位论文
摘要
当今通信应用领域,如何提高数据传输的速率和可靠性成为了越来越重要的
研究方向。信道编码是指在信号传输过程中,通过使被传输信号更有效地承受各
种各样的信道减损带来的影响,从而提高通信系统的性能。数字视频监控系统通
常由摄像机等前端设备、传输系统和主控显示记录设备三大部分组成,随着电
子和多媒体技术的发展,数字视频监控系统设备综合性能不断提高。本文介绍
欧洲 DVB 标准的信道编码方案,同时设计了基于 DVB-S 的数字视音频监控系统。
本文首先详细介绍了数字电视的相关背景知识和标准。接着对截短信道外码
RS 码和内码卷积码的数学理论以及编解码的原理进行了详尽的分析。在编码输入
块长度相同的前提下,RS 码与其他线性码相比能获得最优的码距。卷积码被广泛
运用于通信系统中,以提高数据在有噪信道中的传输可靠性。维特比于 1967 年发
明了 Viterbi 译码器,作为卷积码的主要译码策略,Viterbi 算法通常运用于卷积
码译码。卷积码以其优异的性能,近年来广泛运用于深空通信以及无线通信中。
WCDMA 采用卷积码编码器将音频和 MPEG-4 视频信号进行编码,最大的编码速度为
2Mbps。
最后提出了依据 DVB-S 标准的数字通信系统的设计,基于全集成压控振荡器
(VCO) ADF4360-1 芯片的本振源信号发生模块为系统中频发射机提供稳定的
信号。本文利用 QuartusⅡ开发工具和硬件描述语言 Verilog,以 Altera
公司 EP1C12Q240C8 FPGA 芯片为载体,设计了基于改进 BM 算法的 RS(204,188)译
码器和基于 Viterber 最大似然译码算法的卷积码译码器。仿真结果表明模块的性
能高效,频率可达 50MHz,并且充分利用了 FPGA 硬件资源,功能和性能均达到了
系统的要求。

关键词:信道编码;数字视频广播;里德-索罗门码;卷积码;维特比译码
I
湖北工业大学硕士学位论文
Abstract
Improving both the rate and the reliability of a data transfer is ing more and
more important issue in today’s munication applications. Channel coding refers
to the class of signal transformations designed to munication performance
by enabling the transmitted signals to better withstand the effects of various channel
the development of electronic and muti-media technology, the
over-all performance of digital video monitoring system which is posed of
front equipment、transmission system and the main-control display device is enhanced.
This paper introduces the channel coding scheme which is based on European DVB
(Digital Video Broadcasting) standard and designs the digital video and audio monitor
system.
In this thesis, the background and standards in detail of DTV(Digital Television)
are firstly introduced. Secondly, the paper deals with shorten RS code which is the
channel outer code of the DVB-S standard and convolutional code’s encoding/decoding
pri