文档介绍：安徽大学
硕士学位论文
CMOS低噪声放大器的研究与设计
姓名:曹冰冰
申请学位级别:硕士
专业:电路与系统
指导教师:陈军宁;吴秀龙
2010-05
摘要
摘要
随着无线通信技术的高速发展,市场对高性能无线通信系统的需求逐渐增
加,对射频与通信集成电路设计的要求也越来越重要。因此,进行射频接收电
路的研究和设计具有非常重要的现实意义。
CMOS 工艺的持续进步,CMOS 射频集成电路工艺和传统的射频工艺如双
极型工艺、GaAs 工艺等有了可比性。相对而言,CMOS 工艺的高集成度更具优
势。如何用 CMOS 工艺设计高性能的射频模块就成了当前研究的热点问题。同
时,为了提高产品的便携性能,LNA 也必须兼顾低功耗的实际要求。在 LNA
设计时,必须遵守模拟电路设计的八边形法则,对这些参数折衷考虑(trade-off)
和整体优化处理。
低噪声放大器(low noise amplifier,简称 LNA)是射频收发机前端的主要
部件,其功能主要是对从 RF 接收机天线或天线滤波器端接收到的微弱信号进
行放大以及降频、滤波,得到后端 RF 相关电路正常工作所需的中频信号。因
为它是整个射频接收机电路系统的第一级,因此其增益、噪声、线性度等各项
指标直接影响整个电路系统的性能。
论文研究了 CMOS 低噪声放大器的设计方法。从 90nm CMOS 工艺
器件特性入手,研究了 CMOS 器件的高频特性。并在此基础上详细研究了器件
的噪声模型,给出了在功耗和阻抗匹配条件下噪声性能优化的设计方法。因为
高品质因子电感是设计性能良好的 LNA 的基础,本文详细分析了90nm CMOS
工艺下集成平面螺旋电感的结构和模型,这是设计高性能 RFIC 模块的前提。
S 共源-共栅低噪声放大器的设计电路,采用 TSMC
90nm lp 工艺实现。仿真结果为:在工作频率,电压增益约为 ;
噪声系数为 ;增益 1dB 压缩点为-;输入参考三阶交调点为
-。在直流电压下测得的功耗约为 25mW。仿真结果表明,本文设
计的 LNA 性能良好,是一个成功的设计。
关键词:互补金属氧化物半导体(CMOS);低噪声放大器(LNA);噪声系数;
线性度;
I
Abstract
Abstract
With the astonishing development of the munications, the high
performance systems are greatly demanded, and the specifications for RF(radio
frequency) munication IC e higher and higher. Therefore, it is
valuable to research and design RF transceiver circuit
With the continuous development of CMOS technology, CMOS RFIC
technology with high integration can parable with traditional RF bipolar or
GaAs technology nowadays. High quality RF CMOS module design research has
e a hot spot currently. Meanwhile, practical requirement of low power
consumption must be taken into account by LNA designers in order to improve
portable performance of the product. Thus analog circuit octagonal rule should be
complied during LNA design. Parameters tradeoff and overall optimization should
also be achieved.
The LNA (low noise amplifier) is one of the ponents in the RF
transmitter and receiver. Its main function is the am