文档介绍：华中科技大学
硕士学位论文
用于测试跳频滤波器的频率综合模块的设计与实现
姓名:何春萌
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:吴国安
20080525
摘要
频率综合器是通信、雷达、仪器、空间电子设备和电视等电子系统的心脏,其好
坏直接影响到电子系统的性能指标。频率综合技术已有近 80 年的历史,所经历的发
展大致可以分为以下几个技术阶段:直接频率综合(DS)、锁相式频率综合(PLL)、
直接数字式频率综合(DDS)以及混合式频率综合。其中,锁相式频率综合是目前最
成熟并且使用最多的频率综合方式之一。快速捷变、低相噪频率综合器是雷达等系统
的研究热点,而高性能、小体积、低功耗、高集成度,以及低成本频率综合器是通信
等系统的研究重点。频率综合器的可编程高速频率切换的能力扩大了在实验室以及产
品测试中其测试各种电路和系统的应用,如用于测试窄带滤波器。
本课题的主要目的是设计用于测试跳频滤波器的频率综合器,该频率综合器由
PCI 接口模块和频率综合模块组成,作者负责频率综合模块的设计与实现。作者权衡
频率源的性能要求和各种综合技术的特点,最终选用 DDS+PLL 频率综合、FPGA 控
制技术,并把频率综合模块做成一块独立的板卡,完成板卡的电路和控制设计。实验
结果表明,该板卡满足测试要求。由于 FPGA 引脚配置的灵活性,只需改变一下配置,
而无需改动硬件,板卡不仅能和 PCI 接口连接组成基于 PCI 接口的频率综合器,还可
以作为单独的模块与其他电路连接组成其他形式的频率综合器。
文章以频率综合模块设计为重点,从频率综合器的基本概念入手,对以锁相为主
和以直接数字综合为主的频率合成方式的相关知识进行了深入讲解,并根据性能和功
能要求提出了解决方案以及实现方法。

关键词:直接数字式综合; 锁相式频率综合; 现场可编程门阵列; 跳频
I
Abstract
The Frequency Synthesizer is the ponent of electronic systems such as
communications, radars and instruments. The synthesis techniques have developed for
nearly eighty years and can be divided into four phases: Direct Frequency Synthesis (DS),
Phase-locked Loop Synthesis (PLL), Direct Digital Frequency Synthesis (DDS) and Hybrid
Frequency Synthesis. PLL is a mature and mostly used technique. A fast agile frequency
synthesizer with low phase noise is the hotspot in radar system,while a synthesizer with
high performance, low volume, low power consumption, high density and low cost is the
point munication system. The capacity of programmable switching rate brings
benefits to testing, such as testing the filter with low pass band.
In this thesis, the posed of PCI interface module and frequency
synthesis module which the author is responsible for is used to test the frequency-hopping
filter. Taking the consideration of the performance requirements and synthesis techniques,
the author prefers the scheme of DDS+PLL synthesis and FPGA control technique, and
makes the module as a single card. The results tell that the ca